Perfect Timing II -- design guide for clock generation and distribution

opqfeixue

谢谢了！！！！

opqfeixue

谢谢了！！！！

cjyaaa2000

生活是美好的，资料是楼主给的

herokobe

非常不錯的資料，感謝樓主熱心分享。

risccpu

good, thanks.

xq321

thanks a lot

jackywang629

duoxie

sycall

Perfect Timing--A Design Guide for Clock Generation and Distribution(中英双语)0
《完美时序--时钟产生和分发设计指南》，英文原版及中译本，时序设计最佳指导。全书12章，摘要如下：

第1章简介

第2章讨论具有低偏斜输出和零延时缓冲器的时钟驱动器。该章讨论它们的工作原理并重点介绍某些典型应用。这两种器件是时钟分发的基础，专为生成具有纯净、对称边沿的时钟信号而设计。 在同步系统中，时序预算是成功满足设定时间和保持时间的关键。

第3章讨论计算时序宽裕度时需考虑的许多因素。抖动、偏斜、相位误差以及许多其他可变因素可能在指定周期中占用宝贵的时间。但是这些因素如何合并在一起相互影响呢？该章讨论分析不同因素所需方法，还介绍了一种称为总时序预算的新方法，此值帮助设计者确定周期时间的影响因素，同时不使其宽裕度过大。 抖动是时钟设计中常用的术语，但是，它有很多被误解的定义。

第4章讨论抖动的起因和定义，并揭开与数据手册标签相关的神秘面纱。对各种类型的抖动进行了讨论，并介绍如何进行测量。这使设计者可以评估对设计真正有影响的各类抖动。还着重介绍了抖动的特性，以有助于隔离可能造成过度抖动的信号源。 有很多因素可影响时钟的性能，其中有一种是渗入电源系统中的噪声。噪声会增加时钟缓冲器和锁相环的抖动和延时。

第5章讨论噪声的影响以及如何将噪声影响减到最小。使用旁路电容器和磁珠可获得纯净、稳定的电源。该章介绍了各种时钟系统测试的结果。 在向时钟元件提供纯净稳定的电源时，同样至关重要的是电源层的布线。

第6章讨论提供稳定的电源性能的印刷电路板设计方法。从层到切口，从过孔到旁路电容器接线，该章详细介绍了须遵循的规则。该章还介绍了单个时钟信号的布线规则。为了提供无误差的波形，介绍了各种信号布线考虑因素。串扰、阻抗不均衡、过孔和线宽对信号完整性均有重要的影响，在设计时钟电路时须加以考虑。 随着数字时钟的速度增快，它们成为传输线。可能会出现各种发射，如果未加端接，可能导致误触发。

第7章讨论时钟信号线路端接的各个方面。有多种方法可以端接信号，因此，将讨论各种方法。因为如今高速世界流行差分信号，将讨论LVPECL和LVDS两种差分信号端接。 当采用时钟缓冲器和锁相环时，工程师经常问“可以串联多少个锁相环？”

第8章将回答此问题。该章详细介绍锁相环的本质及其回路带宽，这是理解此问题答案的关键所在。 电磁干扰（EMI）是公众所用设备中的一个非常重要的因素。很多系统必须在产品投放市场前通过严格的测试标准，设计者通常面临在就要完成整个设计之前需要解决电磁干扰的问题，但是多数情况下并不是很清楚什么原因造成电磁干扰，更糟糕的是不知道如何处理。

第9章讨论电磁干扰来自何处以及如何测量。在确定电磁干扰的影响时，理解时钟信号有某些独特的属性（如谐波）相当重要。该章解释这些关系并讨论各种抑制这些不希望的信号的方法。 在提交一份设计图进行生产之前，建议仿真时钟信号以确保该电路可100%正确工作。当前为获得信号完整性所使用的流行工具是IBIS和SPICE模型仿真程序。

第10章介绍这些模型以及其中包含的有关时钟元件的信息。这使工程师可以了解仿真的真正意义。 设计结束后并且电路板在测试中时，工程师如何验证时钟信??能否正确工作呢？可使用任何探针或示波器吗？

第11章讨论采用不适当的设备探测高速数字时钟时的常见缺陷。该章还介绍可用于测量实际时钟信号的方法。

第12章讨论时钟发生器。时钟发生器是零延时缓冲器的扩展，但具有其它的特性与优点。它可以生成似乎无关的频率，满足当前同步系统中很多时钟的需要。该章讨论这些器件如何工作，以及某些关键属性，这些属性使时钟发生器必不可少。

wallacebooth

Thanks a lot ^_^

lvwinter

谢谢分享~