|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
最近看到wishbone总线标准的资料,有个问题想请教一下:
wishbone分为master interface和slave interface,对于master interface的定义和slave interface的定义是不一样的,
一般都是作为master的控制器主动向作为slave的单元发起总线读写操作。
我想问的问题是:如果设计的slave单元也想主动发起总线操作,要怎么办?
比如现在master单元要读slave单元的数据,就可以主动发出读数据操作,但如果master单元并不知道什么时候该读slave单元的数据,
而是要由slave单元来通知master单元什么时候该读数据了,那应该怎么办?
我所看到的资料中,好像slave不能主动发起总线操作的,至少接口定义中地址总线是输入的(ADR_I)
望大虾们指点一下! |
|