请问高人如何改善此Voltage regulator的load regulation??

zy130195 · 发表于 2008-6-30 23:46:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本电路为Ｐ管输入差分结构的折叠式共源共栅运放构成的电压调整器．OP的输出控制一(W/L)=1000u/2u的drift PMOS（M15)或者(W/L)=1000u/2u的PDMOS与电阻反馈网络一起构成此Voltage regulator.在M15的S端得到我们需要的稳定电压VCC.此电压为芯片内部的模拟部分供电．内部电路以500k的频率工作，且会对VCC拉2~3mA的电流毛刺，因此我们以图１中的PULSE电流源模拟此负载条件（Tr=Tf=5n,Tw=100n,f=500K,I=3mA).OP的Vin positive接bandgap提供的基准电压1.238V.从图２我们可以看到M15分别为Pdrift MOS和PDMOS的瞬态仿真波形．从图中我们看到Pdrift MOS的波形在电流源I10的跳变过程中，VCC会产生大而宽的毛刺（是否为＂过冲？＂）,其最大值甚至达到接近6V,而且在不同的温度和corner下它会去到更高的值，从而可能损坏电路中以VCC供电的某些5V MOS管．但如果我们将M15换成DMOS管，则VCC上的毛刺会减小很多（如图２中所示）．但由于工艺的限制，本设计不允许使用dmos而只能使用drift mos．于是对此OP在空载和3mA负载下分别做ac仿真，如图图3，图４所示．从图3，图４可以发现，它们在空载和重载（３mA）时的ac特性相差不大．那么是什么原因使它们的load regulation差别如此大呢？需要改善drift mos 输出管结构的哪些参数从而使其得到更好的load regulation性能呢？