求助verilog

lindijie · 发表于 2008-6-27 02:08:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

dctub #(coef_width, di_width, 3'h0)
dct_block_0 (
  .clk(clk),
  .ena(ena),
  .ddgo(ddgo),
  .x(sample_cnt[2:0]),
  .y(sample_cnt[5:3]),
  .ddin(ddin),
  .dout0(dout_00), // (U,V) = (0,0)
  .dout1(dout_01), // (U,V) = (0,1)
  .dout2(dout_02), // (U,V) = (0,2)
  .dout3(dout_03), // (U,V) = (0,3)
  .dout4(dout_04), // (U,V) = (0,4)
  .dout5(dout_05), // (U,V) = (0,5)
  .dout6(dout_06), // (U,V) = (0,6)
  .dout7(dout_07)  // (U,V) = (0,7)
);

dctu #(coef_width, di_width, v, 3'h0) dct_unit_0 （
#(coef_width, di_width, v, 3'h0)
是什么意思啊？

青松居士 · 发表于 2008-6-27 22:45:38

像是例化的参数吧

hahalucky · 发表于 2008-6-30 10:08:11

楼上正解，就是module的前几个parameter的例化值

jerryyau · 发表于 2008-6-30 13:31:51

正式參數化。#(後的第一個值對應到parameter 後的第一個參數，
#(後的第二個值對應到parameter 後的第二個參數，以此類推。

datou424 · 发表于 2008-6-30 15:53:44

路过学习一下

lgechao · 发表于 2008-6-30 16:43:38

ding!

yl1012744447 · 发表于 2008-7-11 10:20:43

这是模块例化时参数的传递方式

straw · 发表于 2008-7-11 11:15:12

open the DUT file,you will find some parameter

weed637 · 发表于 2008-7-11 11:45:57

hehe

求助verilog

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1