设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 数字通信论坛 › 通信技术 › 通信技术资料区 › 求助，DLL可以完全用verilog写吗？
返回列表 发新帖
查看: 1968|回复: 1

求助，DLL可以完全用verilog写吗？

[复制链接]
liandan
发表于 2008-6-24 21:14:09 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
求助，DLL可以完全用verilog写吗？有比较详细介绍DLL的相关书籍，期盼高手推荐？时钟恢复用的DLL，可以采用Fpga测试吗？改如何做呢？
感谢！
测试

相关帖子
回复

举报

yckai007
发表于 2010-7-30 07:58:15 | 显示全部楼层
可以，master slaver delay line 来做
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:49 , Processed in 0.024024 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表