设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Std 1364™-2005（Verilog最新标准）
1 ...101112131415161718下一页
返回列表 发新帖
楼主: ahii

IEEE Std 1364™-2005（Verilog最新标准）

[复制链接]
libra_hj
发表于 2019-1-28 09:35:03 | 显示全部楼层
好东西，thanks
回复 支持 反对

举报

leadway1314
发表于 2019-7-27 20:59:54 | 显示全部楼层
感谢感谢
回复 支持 反对

举报

charles_zhou
发表于 2019-8-14 23:31:03 | 显示全部楼层
这种文件就应当免费提供！
回复 支持 反对

举报

电电子子
发表于 2021-6-13 10:56:09 | 显示全部楼层
顶顶顶
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xieys
发表于 2021-10-8 11:56:02 | 显示全部楼层
verilog是高效率硬件逻辑设计语言。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

西电小颖
发表于 2022-10-24 12:45:32 | 显示全部楼层
感谢楼主分享！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

blin123
发表于 2023-4-6 17:16:17 | 显示全部楼层
感谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

myloverleaf
发表于 2023-4-13 09:51:26 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

martin21
发表于 2023-4-24 09:27:36 | 显示全部楼层

感谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

MANVW
发表于 2023-8-15 17:16:41 | 显示全部楼层
我爱楼主
回复 支持 反对

举报

下一页 »
1 ...101112131415161718下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 14:55 , Processed in 0.025804 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表