怎么减小版图中的串扰问题，主要是信号线比较多，离得比较近

touching · 发表于 2008-6-4 21:48:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在版图中，串扰问题主要跟哪些因素有关，在版图设计中应该怎么做能最大程度的避免串扰问题的出现，大概的版图形式是：中间是模拟电路，信号处理，外围是数字控制电路。
请各位大侠不吝赐教，谢谢！！

lakeoffire · 发表于 2008-6-5 14:14:07

Use separate Ground and Power Supply pads for analog and digital blocks. Some other things you could try: use isolation rings around the analog blocks, deep N-well for analog blocks (if available in your process) ....

touching · 发表于 2008-6-5 20:26:04

原帖由 lakeoffire 于 2008-6-5 14:14 发表

 登录/注册后可看大图

Use separate Ground and Power Supply pads for analog and digital blocks. Some other things you could try: use isolation rings around the analog blocks, deep N-well for analog blocks (if available in y ...

谢谢楼上回复，我现在的芯片模拟部分比较特殊，由于面积、电路结构等原因恐怕不能加隔离环，不知是否还有其他方法，谢谢！！

fanbuliao · 发表于 2008-6-6 14:32:01

1。差分结构
2。采用dummy line，比如clk只干扰line A，走dummy线，使其页干扰line B,则clk对A和B的干扰转成共模
3。加屏蔽线

4。隔离环

touching · 发表于 2008-6-6 20:23:37

原帖由 fanbuliao 于 2008-6-6 14:32 发表

 登录/注册后可看大图

1。差分结构
2。采用dummy line，比如clk只干扰line A，走dummy线，使其页干扰line B,则clk对A和B的干扰转成共模
3。加屏蔽线

4。隔离环

楼上的大虾对第二第三条能否说的详细点？谢谢！！

moon2076 · 发表于 2008-6-7 15:39:32

高手详细解释一下阿！！！！

alan194 · 发表于 2008-6-7 17:02:24

那类的ic很注重这方面的问题？

semico_ljj · 发表于 2008-6-7 18:36:55

面积允许的话加隔离线比较好！

lvyuze · 发表于 2008-6-8 09:45:20

信号线采用G-S-G形式
就是在信号线两边布地线

gret · 发表于 2018-3-12 23:21:24

回复 5# touching

《模拟电路版图的艺术》

怎么减小版图中的串扰问题，主要是信号线比较多，离得比较近

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1