在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: davidauction

关于跨时钟域设计,包含完整的verilog代码

[复制链接]
发表于 2015-1-23 11:14:42 | 显示全部楼层
非常感谢
发表于 2015-2-1 12:06:59 | 显示全部楼层
跨时钟域,很重要
发表于 2015-2-2 10:04:03 | 显示全部楼层
多谢分享
发表于 2015-2-6 15:46:51 | 显示全部楼层
下载 看看
发表于 2015-6-15 13:37:58 | 显示全部楼层
讲解的是同步电路的设计,有现成的RTL可以学习
发表于 2015-6-17 09:52:14 | 显示全部楼层
学习中。。。。。
发表于 2015-7-7 11:05:48 | 显示全部楼层
回复 1# davidauction


    thanks
发表于 2015-7-9 22:18:30 | 显示全部楼层
很不错的资源,谢谢楼主!
发表于 2015-7-10 00:24:48 | 显示全部楼层
感謝分享
发表于 2015-7-10 05:16:31 | 显示全部楼层
Great! Thanks a lot!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 03:45 , Processed in 0.027685 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表