在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: lordprotector

verilog乘法器和除法器

[复制链接]
发表于 2009-11-27 16:31:22 | 显示全部楼层
90nm T工艺18*18也不过跑300M,楼主的资料可能整个FPGA就用了一个乘法器。按照xilinx V6(45nm工艺吧),其25*18的乘法器好像可以跑到400MHz。
回复 支持 反对

使用道具 举报

发表于 2009-11-28 13:18:21 | 显示全部楼层
谢谢!!!
回复 支持 反对

使用道具 举报

发表于 2009-11-28 17:24:06 | 显示全部楼层
学习中,谢谢
回复 支持 反对

使用道具 举报

发表于 2009-11-28 17:42:18 | 显示全部楼层
学习中,谢谢
回复 支持 反对

使用道具 举报

发表于 2009-12-18 10:40:44 | 显示全部楼层
下载看看
回复 支持 反对

使用道具 举报

发表于 2009-12-22 14:57:35 | 显示全部楼层
32X32乘法器能单个周期能到300M,表示怀疑.
回复 支持 反对

使用道具 举报

发表于 2009-12-22 15:39:14 | 显示全部楼层
32X32乘法器能单个周期能到300M,表示怀疑.
回复 支持 反对

使用道具 举报

发表于 2010-1-5 13:59:54 | 显示全部楼层
300M? 有点表示怀疑
回复 支持 反对

使用道具 举报

头像被屏蔽
发表于 2010-1-6 06:56:39 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

头像被屏蔽
发表于 2010-1-6 07:39:57 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 15:10 , Processed in 0.025686 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表