用verilog-A编写的程序，在什么硬件上实现？

freezing616 · 发表于 2008-6-4 15:11:30

十分感谢各位大虾的回复指导！！

freezing616 · 发表于 2008-6-4 15:17:03

我看到过一篇英文文章，用VERILOG-A设计了一个全数字锁相环（在CADENCE环境下），既然VERILOG-A是描述模拟电路的语言，那他是怎么实现的把模拟的变成数字的呢？？？？？而且还是全数字的？

moon2076 · 发表于 2008-6-7 15:55:51

原帖由 acrofox 于 2008-6-2 05:26 发表

 登录/注册后可看大图

大致来说，有两个作用。
一个是你在设计一个较大的电路（比如说ΣΔ ADC），要用到一些较小的模拟模块（比如运放或OTA），你可以选根据整体需要确定这些模块电路的性能指标，再用veriloga写出它们的模型，放到整体电 ...

强人就一个字——牛

acrofox · 发表于 2008-6-7 22:30:16

原帖由 freezing616 于 2008-6-4 15:17 发表

 登录/注册后可看大图

我看到过一篇英文文章，用VERILOG-A设计了一个全数字锁相环（在CADENCE环境下），既然VERILOG-A是描述模拟电路的语言，那他是怎么实现的把模拟的变成数字的呢？？？？？而且还是全数字的？

其实数字电路也可以当作模拟电路来考虑的。当你只关心信号的离散状态（高低电平）时，它是数字电路。当你关心信号的方方面面，什么时刻电压值是多少，等等，则可以说它是模拟的。
虽然说veriloga是用来描述模拟电路行为的，它完全可以用来描述数字电路的行为。只是数字电路有专门的verilog、VHDL等，一般情况下没必须用veriloga来描述，而且如果由verilog改为veriloga，会失去了可综合的特性。
一个D触发器，你可以用verilog来描述，也可以用veriloga来描述，但是如果你在SAR ADC中用到这个D触发器，如果用它的verilog模型，你必须用混合信号仿真工具来仿真这个ADC，如果用D触发器的veriloga模型，则仍然可以用模拟电路的仿真工具来仿真这个ADC。

freezing616 · 发表于 2008-6-8 14:11:36

原帖由 acrofox 于 2008-6-7 22:30 发表

 登录/注册后可看大图

其实数字电路也可以当作模拟电路来考虑的。当你只关心信号的离散状态（高低电平）时，它是数字电路。当你关心信号的方方面面，什么时刻电压值是多少，等等，则可以说它是模拟的。
虽然说veriloga是用来描述模拟电 ...

强人啊

，
谢谢！

analog123 · 发表于 2008-6-9 18:03:01

主要是系统级的仿真，要是能编译；analog要全失业了

BackerShu · 发表于 2008-6-10 20:00:36

学习！
还是想问一下,对于模拟设计的人来说是不是都得对Veriloga很熟悉？

skygardon · 发表于 2008-6-17 17:27:18

看完大家的讨论后对veriloga有的学习的冲动了，呵呵！

xiaoju · 发表于 2008-6-17 18:30:56

请问楼主,在仿真时,怎样调用verilog-A模块啊？

piao · 发表于 2008-6-18 23:09:14

原帖由 freezing616 于 2008-5-29 20:07 发表

 登录/注册后可看大图

首先，谢谢各位的回答！

是不是用verilog-a仿真后，有利于CADENCE下的版图设计？

这两者之间没啥关系

用verilog-A编写的程序，在什么硬件上实现？

站长推荐 /1