FPGA控制AD转换的问题

wyy326 · 发表于 2008-5-27 10:02:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用的是飞利浦的AD转换芯片TDA8708A，它是专门的视频接口转换芯片，电路用的是芯片资料里的电路，程序是Verilog编写的，但是AD出来的全是80H.希望用过此芯片的人，帮忙看看。不胜感激！
附件：TDA8708A芯片资料

TDA8708AT AD转换.pdf (212.24 KB, 下载次数: 45 )

wyy326 · 发表于 2008-5-27 10:09:55

下面是我写的控制程序：
//AD驱动模块
module ad_drive(rst,clk,hvs,cs,gatea,gateb,adclk);
input clk,hvs,cs,rst;
//clk为FPGA上提供的时钟信号，hvs为黑电平同步脉冲，cs为同步电平同步脉冲（行同步信号），rst为复位信号
output gatea,gateb,adclk;
wire adclk; //gatea,gateb,
wire [7:0]deb,dea;
//元件例化,例化时管脚定义为wire类型
clk_gen f1(.clk_in(clk),.reset(rst),.clk_out(adclk));
delay7 da(.clock(clk),.aclr(cs),.q(dea));
delay7 db(.clock(clk),.aclr(hvs),.q(deb));
//delay7为8位计数器
assign gatea=(!cs) && (dea[7]!=dea[6]); //注意中括号
assign gateb=(!hvs) && (deb[7]!=deb[6]);
endmodule