在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6716|回复: 11

FPGA控制AD转换的问题

[复制链接]
发表于 2008-5-27 10:02:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的是飞利浦的AD转换芯片TDA8708A,它是专门的视频接口转换芯片,电路用的是芯片资料里的电路,程序是Verilog编写的,但是AD出来的全是80H.希望用过此芯片的人,帮忙看看。不胜感激!
附件:TDA8708A芯片资料 TDA8708AT AD转换.pdf (212.24 KB, 下载次数: 45 )
 楼主| 发表于 2008-5-27 10:09:55 | 显示全部楼层
下面是我写的控制程序:
//AD驱动模块
module ad_drive(rst,clk,hvs,cs,gatea,gateb,adclk);
input clk,hvs,cs,rst;   
//clk为FPGA上提供的时钟信号,hvs为黑电平同步脉冲,cs为同步电平同步脉冲(行同步信号),rst为复位信号
output gatea,gateb,adclk;
wire adclk;  //gatea,gateb,
wire [7:0]deb,dea;
//元件例化,例化时管脚定义为wire类型
clk_gen f1(.clk_in(clk),.reset(rst),.clk_out(adclk));
delay7 da(.clock(clk),.aclr(cs),.q(dea));
delay7 db(.clock(clk),.aclr(hvs),.q(deb));
//delay7为8位计数器
assign gatea=(!cs) && (dea[7]!=dea[6]);  //注意中括号
assign gateb=(!hvs) && (deb[7]!=deb[6]);
endmodule
 楼主| 发表于 2008-5-27 10:12:16 | 显示全部楼层
这是用signaltap看的图形。希望用过的人能帮忙看看。谢谢!


[ 本帖最后由 wyy326 于 2008-5-27 10:17 编辑 ]
未命名.bmp
发表于 2008-5-29 00:47:18 | 显示全部楼层
人家的芯片是不是需要通过IIC等接口进行配置才能工作的哦。
你有配置人家的芯片嘛?
发表于 2009-3-5 09:53:40 | 显示全部楼层
谢谢楼主,参考一下
发表于 2009-3-5 10:45:18 | 显示全部楼层
参考一下
发表于 2009-5-8 15:44:58 | 显示全部楼层
看看啊
发表于 2009-5-13 10:33:51 | 显示全部楼层
You don't say what is your analog input for this AD.
发表于 2009-5-23 09:01:33 | 显示全部楼层
楼主好厉害啊
发表于 2009-5-23 13:21:19 | 显示全部楼层
不错。好资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 10:45 , Processed in 0.023735 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表