|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
Icarus Verilog is a Verilog simulation and synthesis tool. It operates as a compiler, compiling source code writen in Verilog (IEEE-1364) into some target format. For batch simulation, the compiler can generate an intermediate form called vvp assembly. This intermediate form is executed by the ``vvp'' command. For synthesis, the compiler generates netlists in the desired format.
具体介绍见:http://www.icarus.com/eda/verilog/ |
-
-
iverilog-0.8-setup.part1.rar
600 KB, 下载次数: 57
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
iverilog-0.8-setup.part2.rar
600 KB, 下载次数: 49
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
iverilog-0.8-setup.part3.rar
600 KB, 下载次数: 56
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
iverilog-0.8-setup.part4.rar
600 KB, 下载次数: 54
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
iverilog-0.8-setup.part5.rar
187.1 KB, 下载次数: 57
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|