求救:关于ARM中的MMU

fuyuncc

小弟的毕设一直无从下手.具体要求如下:




MMU的功能
MMU是管理ARM对USB OTG内各个模块的数据访问的重要部件。MMU对ARM的读写信号以及地址信号进行解析生成对DEV、OHC、OTG、BUFFER、EHC 模块的读写信号。由于ARM和OTG工作在不同的频率上，所以MMU还要考虑跨时钟域的同步问题。MMU 的接口框图如下







MMU需要和ARM的地址、数据线、片选、读写使能相连。


MMU另外一侧产生读写使得能和地址和DEV，OHC，EHC等模块相连。由于ARM地址空间的4字节对齐特点因此，MMU需要对ARM过来的地址坐右移2位的处理。
DEV，OHC，EHC、buffer等模块有返回MMU的数据线。MMU根据地址线的选择选通返回ARM的数据。
由于ARM的数据总线是双向的，所以还需要根据WE和RD来切换数据线的方向。



我们导师的要求我们的步骤:

1.首先应该搞清楚模块图中各个模块到底是做什么的，这个可以去网上搜一下。

2.然后搞清楚你的这个模块在他们之间完成什么功能？为什么需要这个模块？这个可以向师兄请教。

3.其次需要根据你这个模块的功能需求给出接口信号定义及内部模块结构。

4.对内部小模块做同样的以上3步，直到细化到可以用verilog代码描述。

5.用verilog实现并仿真。


哪位好心的蝈蝈有代码,参考一下.还有十多天就要答辩了.
心急如焚!