设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › [求助]vhdl中的component怎么改写成verilog模块？ ...
返回列表 发新帖
查看: 4496|回复: 4

[求助]vhdl中的component怎么改写成verilog模块？

[复制链接]
jiqing
发表于 2003-10-30 20:13:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
vhdl中的component模块相当于verilog中的什么？如果把vhdl中的component模块改写成verilog的，怎么改写?谢谢！
模块

相关帖子
回复

举报

bravelu
发表于 2003-10-30 21:21:23 | 显示全部楼层

[求助]vhdl中的component怎么改写成verilog模块？

就是module.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jiqing
 楼主| 发表于 2003-10-30 21:33:07 | 显示全部楼层

[求助]vhdl中的component怎么改写成verilog模块？

那就是module之间的调用了？
回复 支持 反对

举报

bravelu
发表于 2003-10-30 23:30:16 | 显示全部楼层

[求助]vhdl中的component怎么改写成verilog模块？

是的。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

goodhope
发表于 2003-11-1 12:12:16 | 显示全部楼层

[求助]vhdl中的component怎么改写成verilog模块？

ＶＥＲＩＬＯＧ不用ＣＯＭＰＯＮＥＮＴ．省了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-7 17:54 , Processed in 0.021412 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表