dc综合文体求助

zhaoshida

dc综合的网表有assign语句，这么把它去除啊
dc提示：Information: Please make sure that you have run the 'change_names' command on your design before saving files to disk.  (UCN-2)
Warning: Verilog 'assign' or 'tran' statements are written out. (VO-4)
这是怎么回事啊

robberxiong

这是因为design里面含有feedthrough path或有悬空的端口等造成的。
加个变量就好了，如果还不行，修改你的name rule规定。

zhaoshida

我设了
set_fix_multiple_port_nets -feedthroughs -outputs -buffer_constants
还是有assign
请问name rule 怎么改啊
谢谢了

chenzhao.ee

change_names -rule verilog -h
但是MS这个assign没啥影响吧.