在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5305|回复: 5

各位DAC大侠请看过来,请教10bit DAC for TV application

[复制链接]
发表于 2008-5-22 14:10:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
正在做DAC请教各位大侠几个问题,我们想做个10 bit current steering的DAC,看有些芯片的运用中在输出负载电容旁并联一个5-10p的小电容,请问这个是表示寄生的电容还是专门用来滤波用的,有款SMIC的芯片负载是75欧和10p算下来频率是212nMHz,他的clock是200MHz。我看有的应用中输出负载电阻上拉,有的下拉,请问有什么区别吗?下拉的要用PMOS做电流源,PMOS可以减小衬底噪声,他的Gm比较小,Vg的影响比较小,但是在电流和寄生电容一定的情况下,他的电阻要小点,SFDR可能会差点。但是感觉用N管时deglitch电路应该好做点。请问下哪个好点,还是应该由应用来决定。
      我们做10bit的DAC电流源需不需要一些特殊的处理比如calibration,看有些说只需要做好版图就行了,不知哪位大侠做过,感觉怎么样。看很多文献上10bit的划分都是4-6结构的,请问下这个是不是绝对的,根据原理只要INL和DNL都满足要求就可以了,他们都与电流偏差有关,电流偏差又由管子的面积决定,4-6划分有什么好处吗?请问谁知道SIMC工艺0.18和0.13中的Aβ和AVT参数啊。
      最后再问下谁知道10bit current steering的DAC还有那些片子,我找了半天只找到两家,SIMC的S013DAC10B-200和TI的DAC2900。
      刚开始做,问题有点多请各位多多指教。
发表于 2009-6-5 10:20:03 | 显示全部楼层
segmentation主要是為了減少glitch
发表于 2009-9-7 23:37:54 | 显示全部楼层
从面积,INL考虑,4-6比较好
发表于 2009-9-8 09:56:07 | 显示全部楼层
用r2r架構就可以辦到10 bits
不需要做calibration....
发表于 2009-11-8 12:22:57 | 显示全部楼层
十位的话,其实5+5也是可以的
发表于 2018-1-14 21:34:20 | 显示全部楼层
謝謝分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:34 , Processed in 0.050028 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表