在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2446|回复: 2

请教:不同工艺下最基本MOSFET的Cadence layout

[复制链接]
发表于 2008-5-20 16:34:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我刚刚开始学习Cadence layout,很多地方不太明白,恳请指教。

比如最基本的怎么画一个MOSFET,

有的资料用0.25u工艺,画layout的顺序是:NWELL layer,  DIFF layer,  poly layer,  PIMP layer,  NIMP layer,  CONT layer,  metal layer。

有的资料用0.5u工艺,画layout的顺序是:pselect layer,  active layer,  poly layer,   CONT layer,  metal layer。

为什么同样的MOSFET,不同的画法?

另外问几个基本的问题:画一个MOSFET,沟道、金属、poly的长短粗细怎么确定呢?via、cont的大小怎么确定呢?W/L怎么体现出来呢?谢谢!
发表于 2008-5-20 17:32:01 | 显示全部楼层
你说的是那些是连接顺序吧
具体的你去看drc.com和lvs.com文件,
画法规则看各种工艺的desugn rule。
最直接的办法是导入该工艺的standcell库,就可以看到各种基本单元的画法了。
发表于 2008-5-21 17:46:59 | 显示全部楼层
看PDK吧!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 09:52 , Processed in 0.019783 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表