有哪位给介绍一下power analysis的流程？

greatrebel · 发表于 2003-10-30 06:25:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

特别是post layout的！谢了！

greatrebel · 发表于 2003-10-31 02:29:10

iamchine · 发表于 2003-10-31 09:50:22

关于布局布线后PA，就我所知Synopsys的Design Power可以做，但需要你给出信号翻转率文件，也就是要有Power Test Pattern；另外P&R（如SE）工具也应该可以做分析，需要VCD文件。难点在于你的测试向量如何写才能完整的估算功耗，当然不知国外有没有更好的工具？

bravelu · 发表于 2003-10-31 10:32:03

xilinx的xpower也是干这个的，还是要提供信号的翻转率。

greatrebel · 发表于 2003-10-31 23:36:39

我们这里也是design power，不过都事给好了的script，source一下就都运行了！可是具体怎么个过程不懂，问外国人，我又听不懂！哈哈

iamchine · 发表于 2003-11-1 09:54:47

那就看看他的Script了，再参照Synopsys的命令帮助啊。这么好的环境好好珍惜利用，毕竟国外能够获得的东西比国内多。

goodhope · 发表于 2003-11-1 11:34:05

POWER模拟需要两个成份:信号TOGGLE RATE和POWER LIBRARY. 对动态POWER 信号TOGGLE RATE从RTL或者GATE模拟来得到.LIBRARY当然要有POWER TABLE. POWER REPORT 的准确性靠准确的LIBRARY POWER CHARACTERIZATION和准确的TESTCASE
对于GATE LEVEL模拟,POST-LAYOUT SDF用来提高准确度.POST-LAYOUT 寄生电容会被读入POWER SIMULATION TOOL (例如SYNOPSYS POWERCOMPILER). TOGGLE RATE+POST-LAYOUT CAP+LIBRARY是基本的输入文件.
FLOW 1: VCD
GATE SIM+SDF --> VCD +
               LIBRARY +
               SPEF OR SETLOAD --> POWER COMPILER --> REPORT
FLOW 2: SAIF (SYNOPSYS FORMAT)
GATE SIM+SDF --> SAIF +
               LIBRARY +
               SPEF OR SETLOAD --> POWER COMPILER --> REPORT
因为SAIF只存TOGGLE RATE, 文件比VCD要小得多.而且POWERＣＯＭＰＩＬＥＲ好象处理不了ＶＣＤ中ＳＴＡＴＥ－ＤＥＰＥＮＤＥＮＴ的不同ＰＯＷＥＲ计算问题．
总之，ＰＯＷＥＲ计算不难，难在ＤＥＢＵＧ．

bravelu · 发表于 2003-11-1 11:55:02

VCD文件应该是从仿真中来，如果这样是不是仿真时要注意每条datapath在实际中的工作概率？比如一条cpu读写通路和一条数据通路，做仿真的时候都有相应代码来测试，但是实际工作时cpu通路可能长期是不翻转的，数据通路却是很繁忙的，怎么来体现这个区别？

goodhope · 发表于 2003-11-1 12:06:18

这取决于你的ＴＥＳＴＣＡＳＥ．象ＣＰＵ功耗有一些针对不同工作模式通用的ＴＥＳＴＣＡＳＥ，比如测ＣＡＣＨＥ的ＤＨＲＹＳＴＯＮＥ．要是ＴＥＳＴＣＡＳＥ难实现就手工定个翻转率估算一下
总之目前功耗测试没个标准．模拟的数据只能做个参考

greatrebel · 发表于 2003-11-1 20:20:30

是不是在作post－layout时要对从layout里extract出来的netlist进行分析？而pre-layout之对从synthesis里出来的netlist进行分析？

有哪位给介绍一下power analysis的流程？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子