在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6058|回复: 1

请问如何考虑封装RLC的影响?

[复制链接]
发表于 2008-5-16 19:32:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,商业提取工具抽取RC计算成SDF时延数据供Post-simulation, 但如何也将封装的RLC效应转成SDF呢?同理对SI分析,如何将封装的RLC纳入SI分析呢?业界有成熟的解决方案吗?封装的寄生往往对高速接口影响不能忽略,但也不知如何精确地在tapeout前simulate这种效应?请大家指教,不胜感激!
发表于 2009-12-29 19:24:26 | 显示全部楼层
是不是需要建模呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 13:54 , Processed in 0.025208 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表