最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心

zhuzhzh · 发表于 2008-11-4 10:49:21

飞思的东西不错的

xinfubin · 发表于 2008-11-6 14:38:01

kankan

ycx_1984 · 发表于 2008-11-6 20:44:30

谢谢了

ycx_1984 · 发表于 2008-11-6 21:13:14

zhongyu xiazai wanle

ycx_1984 · 发表于 2008-11-6 21:16:25

楼主，你真是辛苦了

jjhlzn · 发表于 2008-11-12 08:21:24

下载看起来不错

scallion · 发表于 2008-11-12 22:50:09

中文名称：Cadence IC设计全资料教材
英文名称：Cadence Encounter
版本：全资料教材
语言：英语
简介：

登录/注册后可看大图

Encounter数字IC设计平台

Cadence Encounter平台是一个综合的RTL-to-GDSII流程，面向90纳米及以下级别的复杂和低功耗设计。

为了在有限的上市时间内推出具有创新性的产品，企业需要将宝贵的工程设计资源投入到最具价值的地方——实现其设计的差异化。Cadence Encounter 数字IC设计平台提供了纳米级SoC设计所需的全方位的技术，帮助逻辑设计和物理实现团队快速完成高质量的芯片。

Encounter技术最理想的对象

· 超过3M单元的复杂设计
· 极具挑战性的低功耗设计
· 65纳米/45纳米设计及其它成品率考量的设计
· 混合信号设计

作为一个综合的RTL-to-GDSII设计环境，Encounter平台提供了一个完整的流程——从RTL综合和测试设计，到芯片虚拟原型和分割，再到最终时序和制造收敛。它提供了最高质量的芯片（时序、面积、线路功耗）、精确验证、注重信号完整性的布线、以及对高级65纳米设计至关重要的最新成品率和低功耗设计能力。通过Encounter技术，你可以提高生产力、管理复杂性，并且让你的产品更快上市。

Encounter平台产品提供了L、XL和GXL三类。

[已通过安全检测]AVG_ANTI-SPYWARE_7.5
[病毒库发布日期]2007-2-2
共享服务时间:12:00-24:00
共享服务器

onkeyServer No1-3
版权归原作者及原公司所有如果你喜欢请购买正版

feng841210 · 发表于 2008-11-13 10:06:24

tttttttttttt

gutentag1 · 发表于 2008-11-14 18:01:20

下得累死了，感谢LZ

24320222 · 发表于 2008-11-14 19:52:59

我没有钱了。怎么办？

最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心

站长推荐 /1