在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shmilyjx

CMOS石英晶振最优起振条件分析与电路设计

[复制链接]
发表于 2016-4-13 17:03:08 | 显示全部楼层
看一下,谢谢
发表于 2016-8-9 16:21:12 | 显示全部楼层
我想问一下,第(6)式子是怎么来的呀,式子(6)化简之后和式子(9)相等额。。图3里面标记的i是iout么,式子(8)里面的i是图中的哪个电流呀,哎哎,小白对“断开环路,引入测试电流”没有理解,底子差,希望有人能帮忙解答一下
发表于 2016-8-9 16:22:59 | 显示全部楼层
望路过的大神赐教呀
发表于 2016-9-23 16:33:14 | 显示全部楼层
谢谢共享!
发表于 2016-11-19 18:25:16 | 显示全部楼层
多謝分享~~
发表于 2017-7-28 09:05:48 | 显示全部楼层
回复 75# glynn


    个人感觉,人手去碰触一下,是改变了晶振管脚的电容值,促使起振条件满足,晶振才动起来的。
发表于 2017-8-24 11:37:05 | 显示全部楼层
下载来学习一下,谢谢
发表于 2017-9-17 15:10:31 | 显示全部楼层
有所启发,但是感觉小信号模型有点问题
发表于 2017-11-2 10:45:44 | 显示全部楼层
thanks for ur sharing, it'll helpful to me.
发表于 2017-11-2 20:52:21 | 显示全部楼层
非常感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 04:40 , Processed in 0.022948 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表