Substrate Noise Reduction

kevinwjs

1 Introduction 1
1.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1.1 Substrate Noise in Mixed-Signal ICs . . . . . . . . . . . . . . . . . . . . . . 2
1.1.2 Representation of Integers in Digital Circuits . . . . . . . . . . . . . . . . 3
1.2 Contributions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.3 Publications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.4 Thesis Outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2 Substrate Noise in Mixed-Signal Circuits 9
2.1 Substrate Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2 Substrate Types in CMOS Technologies . . . . . . . . . . . . . . . . . . . . . . . 10
2.3 Substrate Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.3.1 A Substrate Model Derived from Maxwell’s Equations . . . . . . . 13
2.3.2 Substrate Modeling with FEMLAB . . . . . . . . . . . . . . . . . . . . . . 16
2.4 Simultaneous Switching Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.4.1 Cause of Simultaneous Switching Noise . . . . . . . . . . . . . . . . . . . 19
2.4.2 Switching of an On-Chip Load . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.4.3 Switching of an Off-Chip Load . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.4.4 Modeling of Power-Supply Lines . . . . . . . . . . . . . . . . . . . . . . . . 23
2.5 Inductance in Power Supply Lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.6 Injection of Digital Switching Noise . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.6.1 Injection via Substrate Contacts . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.6.2 Injection via Capacitive Coupling of PN-Junctions . . . . . . . . . . 27
2.6.3 Injection via Impact Ionization . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.6.4 Injection via Capacitive Coupling of Interconnects . . . . . . . . . . 28
2.7 Reception of Substrate Noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.7.1 Reception via Substrate Contacts and Capacitive Couplings . . . 29
2.7.2 Body Effect of MOSFET Transistors . . . . . . . . . . . . . . . . . . . . . 30
2.7.3 Effects of Substrate Noise on Analog Circuits . . . . . . . . . . . . . . 30
vi
3 Noise Reduction Methods 33
3.1 Reduction of Digital Switching Noise . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.1 Multiple Power Supply Interconnects . . . . . . . . . . . . . . . . . . . . . 33
3.1.2 Double Bonding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.1.3 On-Chip Decoupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.1.4 Reduction of Main Peak in Power Supply Impedance . . . . . . . . 37
3.1.5 Reduced Supply Bounce CMOS Logic . . . . . . . . . . . . . . . . . . . . 37
3.1.6 Clock Skew . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.1.7 Modulation of Clock Frequency . . . . . . . . . . . . . . . . . . . . . . . . . 38
3.1.8 Timing and Sizing of Output Buffers . . . . . . . . . . . . . . . . . . . . . 39
3.1.9 Reduced Power Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.1.10 Reduced Package Impedance . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.1.11 Constant Current Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.1.12 Asynchronous Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3.2 Reduction of Coupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.2.1 Separate Power Supply Lines . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.2.2 Separate Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
3.2.3 Multi-Chip Module and System-in-Package . . . . . . . . . . . . . . . . 46
3.2.4 Distance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.2.5 Floorplanning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.2.6 Silicon-on-Insulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.2.7 Guard Band . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
3.2.8 Active Guard Band . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
3.2.9 Deep Trench Isolation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
3.3 Reduction of Sensitivity to Substrate Noise . . . . . . . . . . . . . . . . . . . . . 54
3.4 Planning in Frequency and Time Domain . . . . . . . . . . . . . . . . . . . . . . 55
3.4.1 Frequency Planning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
3.4.2 Planning of Switching Events . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
3.5 Reduction of Noise on Printed Circuit Board . . . . . . . . . . . . . . . . . . . . 55
3.5.1 Off-chip Decoupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.5.2 Minimizing Off-Chip Inductance . . . . . . . . . . . . . . . . . . . . . . . . 57
3.5.3 Power Planes and Buried Capacitance on PCB . . . . . . . . . . . . . . 58
3.5.4 Low Voltage Differential Signaling . . . . . . . . . . . . . . . . . . . . . . 58
vii
4 Digit Representations in Digital Circuits 61
4.1 Digit Representations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.1.1 Two’s Complement Representation . . . . . . . . . . . . . . . . . . . . . . 61
4.1.2 Signed-Magnitude Representation . . . . . . . . . . . . . . . . . . . . . . . 62
4.2 Applications for Signed-Digit Representation . . . . . . . . . . . . . . . . . . . 62
4.2.1 Multiplier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.2.2 Modular Exponentiation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.3 Conventional Conversion to MSD Representation . . . . . . . . . . . . . . . . 64
4.3.1 Right-to-Left Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.3.2 Left-to-Right Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.4 Bidirectional Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

zying

Thanks

fanjx

好东东好东东

deliquiz

thanks...

peterming1

鼎 鼎

suk.qi

good article!

lixian1984

是书吗

sminyi

Thanks

chungming

thanks...