verilog or vhdl？？

xuxuxu123

想开始雪语言，不知道学vhdl还是verilog

tarrier

verilog kai shi hui rong yi dian

grizzly

Verilog 会比VHDL 更容易上手。但VHDL 比Verilog 提供更多的函数可调用。
学会任意一个，再学另外一个都会很容易。

DSUN

ｖｅｒｉｌｏｇ　写代码的时候好象要自由点哦．．

DSUN

好象是台湾的公司比较喜欢用ＶＥＲＩＯＬＯＧ　，以前在学校学习可ＶＨＤＬ，现在在公司学习ＶＥＲＩＬＯＧ，但是编程的思想是一样的．但是确实是ＶＥＲＩＯＬＯＧ比较容易上手，它在语法上比较像c语言．所以如果你的c语言学习好的话，应该不用记很多的关键字．

wei1wei123

就是呀，我觉得关键还是学习它的设计方法，用哪个都没有太大的区别

weixbox

vhdl = ada, its "generic" feature is important for lib design
verilog = c, free style

wyopnet

可以转换. 差不多了.

nmtr

VHDL在SystemVerilog出来后，可能就没有前途了。学Verilog吧。