在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: xuguwei0103363

关于如何学习verilog

[复制链接]
发表于 2008-12-3 16:37:58 | 显示全部楼层
夏的书不错,很基础。
发表于 2008-12-4 11:48:02 | 显示全部楼层
我觉得夏的书还是不错的
基础又全面
发表于 2008-12-5 00:25:27 | 显示全部楼层
不管什么书,都要多些多仿
发表于 2008-12-18 22:32:41 | 显示全部楼层
感觉电子类的书还是国外教材好点 夏翻译的Verilog 数字设计与综合 挺好的
发表于 2009-1-2 19:58:20 | 显示全部楼层
有专门介绍verilog的书,在Google下搜下
发表于 2009-3-29 22:05:17 | 显示全部楼层
我个人感觉都大同小异,关键是要多实践。
发表于 2009-3-30 13:10:10 | 显示全部楼层

可以学习Verilog HDL A guide to Digital Design and Synthesis,这本书不错

如题!
发表于 2009-7-4 15:46:43 | 显示全部楼层
网上东西多多啊,多看,多练!
发表于 2009-7-5 11:10:46 | 显示全部楼层
看看那本verilog primer for synthesis, 了解一下硬件概念就可以,然后照本eirlog书看看就行。
发表于 2009-7-8 14:19:44 | 显示全部楼层

看标准

建议,看VERILOG的白皮书,以前学VHDL我就是找本示例,再找个标准。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:59 , Processed in 0.020263 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表