contains both pads and synchronous elements

yinchb

在ISE中translate时出现的一个warning，不知是什么原因。我在PACE中的global logic不知道该怎么设置，不知是不是这个原因？
WARNING:XdmHelpers:662 - Period specification "TS_clk" references the TNM group
   "clk", which contains both pads and synchronous elements. The timing analyzer
   will ignore the pads for this specification. You might want to use a
   qualifier (e.g. "FFS") on the TNM property to remove the pads from this
   group.

bravelu

TS这个信号既接到时序逻辑上，又直接接到了引脚上，这样在做时序分析的时候会忽略这条路径。

yinchb

我没有TS打头的信号呀，它不会是吧我的时钟信号clk给忽略了吧？

bravelu

不是忽略你的clk信号，是对某些路径不做时序分析。

一声叹息

TS是Timing Specification的缩写

yinchb

输入的clk信号接到了GCLK上，同时和reset相“与”作为一个引脚输出，这是不是造成“pad”和“synchronous elements”的原因呢？而在时序分析时，忽略了clk的的分析，那不是系统的整个clk输入也被忽略了？

bravelu

你还没有理解忽略时序分析的意思，是说如果你这条路径上如果没有满足时序要求，软件不关心。不是说忽略你的时钟本身。