在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2280|回复: 3

一个关于FPGA调试时遇到的郁闷问题

[复制链接]
发表于 2008-4-7 18:48:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
今天在做验证时发现HASH模块的hash_start启动信号无效,于是将其用FPGA EDITOR中的probe拉出来,通过逻辑分析仪观测,然后发现该信号可以正常使用,但是后来将这个probe删除,发现模块又不能正常使用了,还是hash_start无效.
这种情况在设计中遇到过多次,经常出现拉出probe后,以前的运行情况发生变化,但是我的时序均是满足要求的。

请问问大家是不是也遇到过这样的问题,以及怎么解决的,谢谢
 楼主| 发表于 2008-4-7 20:39:28 | 显示全部楼层
自己顶一个,不然帖子就沉了
发表于 2008-4-8 10:32:12 | 显示全部楼层
一句话来说,就是对信号的观察会引入对信号的影响。就是所谓的测不准原则:


    被观察的信号扇出变大,造成设计的时序余量发生变化。实现触发逻辑需要在信号路径上加入触发器和组合逻辑,这样一来必然造成被观察信号的扇出变大,信号的输出延时增大。如果被观察信号的时序很紧张的话,加大信号的延时可能使时序关系变好(原有的bug不出现了),也可能恶化其时序(bug出现得频繁了或新的bug出现了)。

 楼主| 发表于 2008-4-8 21:12:52 | 显示全部楼层
非常谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 05:16 , Processed in 0.018997 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表