在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: graceice

CMOS 带隙基准源的设计实例(入门级的例子)

[复制链接]
发表于 2008-6-27 23:36:53 | 显示全部楼层
谢谢拉
发表于 2008-6-30 17:38:15 | 显示全部楼层
下来看看
发表于 2008-7-7 23:43:29 | 显示全部楼层
谢谢!!!!!
发表于 2008-7-9 11:03:16 | 显示全部楼层
有料呀
不错呀
发表于 2008-7-14 04:11:32 | 显示全部楼层
看在楼主诚恳的说明上,下了!
发表于 2008-7-14 20:08:58 | 显示全部楼层
发表于 2008-7-14 20:17:52 | 显示全部楼层
看看 呵呵
发表于 2008-7-17 13:11:23 | 显示全部楼层
学习一下,谢谢
发表于 2008-7-23 15:03:44 | 显示全部楼层
看看看看看,谢希诶西
发表于 2008-7-23 15:53:29 | 显示全部楼层
很好,大四可以做成这样很了不起了。

不过好像少了最低工作电压分析和功耗分析。
运放的参数好像不是很平衡,两级放大和最终带隙的PMOS尺寸不是对称性设计
而且低压(1.3V/1.4V)低温(-55C)工作时运放的结构可能不太合理,PMOS差分对共模输入电压可能会有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-24 12:03 , Processed in 0.026240 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表