在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1844|回复: 3

新手求教

[复制链接]
发表于 2008-3-27 19:52:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人刚刚开始接触PLD和FPGA,从别人那里弄了一套lattic的开发板和一个1016E的片子,自己对照书中用VHDL写了一个状态机转换的逻辑,仿真的效果很好,然后用VM下载到器件里去,中间提示过有警告,说什么VCC和GND浮空,测试发现输出的PIN上都是低电平,未定义的PIN都为高阻。难道在VHDL里还需要定义VCC和GND?
是不是我在哪里没有配置好啊?请各位在以前的学习中遇到过这样的问题的话给解答一下,谢谢了。
发表于 2008-3-28 16:14:26 | 显示全部楼层
输入输出有没有映射到管脚呀??


发表于 2008-3-28 17:04:37 | 显示全部楼层
大多时候可以不理会这些警告
 楼主| 发表于 2008-3-28 17:45:53 | 显示全部楼层
哈哈,今天终于自己搞定了,也谢谢楼上两位,原来1016有个ISPEN的使能端,我把开发板接在电脑上时,使能端为低电平一直是写入状态,除非拔掉连接线或是自己在使能端加上高位电压,1016E才进入工作状态,真是有点小白,不过这样的东西用过一次后就了解了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 21:53 , Processed in 0.015455 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表