求助：这个问题如何设计？

becoll

我现在要用VHDL设计一段控制程序，要用到几个ram和寄存器完成一些参数的存取，由于没有外部存储器，所以我打算用FPGA做这些ram和寄存器，那么我设计这些ram和寄存器的程序应该放在总程序的什么位置呢？控制程序是用状态计设计的，我可不可以在结构体开始部分例化这些ram和寄存器，然后在某一状态调用的子程序（函数或过程）中调用这些例化？
      请各位给点建议吧，如果哪位有类似程序的例子可否分享一下，先谢谢大家了

becoll

再补充一下问题：可不可以状态机套子程序（函数或过程），再在子程序中使用状态机和其他子程序，如此多层嵌套使用？这样编程对最后综合有影响吗？

kooldiva

FPGA里不是有RAM的资源利用么，直接用好了。

becoll

原帖由 kooldiva 于 2008-3-28 17:53 发表

                               
登录/注册后可看大图

FPGA里不是有RAM的资源利用么，直接用好了。

能不能具体说说怎样调用啊？我在datasheet里只看到介绍这些block memory功能的描述，没有讲怎么调用的

rewkie

原帖由 becoll 于 2008-3-28 08:44 发表

                               
登录/注册后可看大图

再补充一下问题：可不可以状态机套子程序（函数或过程），再在子程序中使用状态机和其他子程序，如此多层嵌套使用？这样编程对最后综合有影响吗？

不论是软件还是硬件，应该都是越简单明了越好，也许你这样调来调去，看起来玩地很眩，但对你的设计来说应该是只有坏处没有好处的。个人意见，仅供参考。

becoll

原帖由 rewkie 于 2008-3-31 09:10 发表

                               
登录/注册后可看大图

不论是软件还是硬件，应该都是越简单明了越好，也许你这样调来调去，看起来玩地很眩，但对你的设计来说应该是只有坏处没有好处的。个人意见，仅供参考。

不是我想这样调来调去，而是我要完成的功能太复杂，很多步骤又有很强的时序要求，所以只好不停的使用子程序和状态机，可能是我脑袋不够灵活，想不出既简单又稳定的编程方法~~~~