请教SC CMFB的问题

Muse · 发表于 2008-3-26 15:22:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我设计了一个全差分套筒式共源共栅自举式运放，使用开关电容共模反馈，但是仿真结果显示输出节点电压并不等于CMFB的设定值vcmo 1.65v，而是在1.61-1.63之间来回充放电，输出波形不稳定。请问可能是什么原因导致的？

还有，请教运放的建立时间如何仿真，由于是使用在采样保持电路中的运放，于是我接成采样保持电容形式的电路，在输入端加上差分的阶跃信号看输出波形。但是由于采样保持开关和开关电容共模反馈里的时钟对输出影响较大，不能准确的计算建立起来的时间。请问有什么方法能够排除时钟的影响，来测试运放的建立时间？因为我猜测可能是输入端的bootstrap开关也有问题。

谢谢各位了！

Muse · 发表于 2008-3-27 09:06:14

没人回答。。。囧

nesta · 发表于 2008-3-27 13:49:12

怀疑：CMFB环路的gain不够？

nesta · 发表于 2008-3-27 13:51:32

也有一种可能就是CMFB不稳定？

xiaoxiao1227 · 发表于 2008-3-29 10:01:10

对于sc　cmfb电路，　建议调节一下其中电容的比例．也可以用返回比法测试一下共模反馈的稳定性．

至于采样保持电路精度的测量，感觉就是用你所说的那种方法，如果bootstrap调节好了的话，对起精度建立应该影响很小．如果从波形上看总是稳定不下来，建议看看是不是零极点对儿产生了doublet．

peter_hawks · 发表于 2008-3-30 23:23:39

check the capacitor ratio first.

gakuse · 发表于 2018-5-2 11:25:11

thanks for your sharing

请教SC CMFB的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1