求助！！！

sakenn

大家好，我刚工作不久，现在在做有关FPGA的工作，刚开始是用xilinx ise做的，调用modelsim仿真都很顺利。现在公司让我自学Altium Design 6，然后把以前做的用这个软件再作一遍。现在我在熟悉AD6的工作环境，做了简单的程序（我是用verilog写的），在仿真时调用modelsim就出现问题了，不能自动生成work库，也不能自动编译和仿真。后来我写了一个do文件，内容如下：
vlib work
vmap work work
vlog -reportprogress 300 -work work {C:/Program Files/Altium Designer 6/sakenn/EX/handshake/ProjectOutputs/RTL/handshake.v}
vlog -reportprogress 300 -work work {C:/Program Files/Altium Designer 6/sakenn/EX/handshake/ProjectOutputs/SIM/handshake_test.vertst}
vlog -reportprogress 300 -work work C:/Xilinx92i/verilog/src/glbl.v
vsim work.handshake_test_v
add wave *
run 1000ns

然后在modelsim中用do命令执行这个do文件，仿真就可以顺利进行了。但是如果做另外一个项目时，这个do文件就不能用了，又要重新写，这样就没有通用性。想请问一下大家，有没有办法能够让这些过程自动化呢？我想尝试作一个batch file,或者用tcl命令，但是我现在不知道该怎么写batch file或者tcl,请大家帮帮忙！

另外，我在用xilinx ise时调用modelsim会有一个.mpf文件，对于这个文件我有些不了解，我看了一下，内容好像和modelsim文件夹下的.ini文件内容差不多，不过多了一些路径的定义。然后我再看用Altium Designer 6调用modelsim之后的.mpf文件，里面只有一句话：C:\Program Files\Altium Designer 6\sakenn\EX\test\test.v  
不知道这个文件到底是怎么用的，请教一下大家。

主要就是想用Altium Desigenr 6调用ModelSim进行仿真时能够把以上命令进行自动批处理
因为我现在在国外工作，又是刚刚毕业，交流和资料的查找都不是很方便，希望大家可以帮助我，谢谢！