设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 一个全局时钟的问题。
返回列表 发新帖
查看: 12607|回复: 3

一个全局时钟的问题。

[复制链接]
dairlom
发表于 2003-10-13 22:26:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
我用MAX7000S 的7128做一个接口卡的时候。为什么在综合时系统却把 CLK 和 RD 都当成了全局的时钟， 而要求我把它放在84脚（我本来没有把 RD 和 CLK当成全局时钟的）。
请问这究竟是怎么回事啊？
接口, 时钟

相关帖子
回复

举报

bravelu
发表于 2003-10-13 22:36:49 | 显示全部楼层

一个全局时钟的问题。

综合软件如果看到一个信号扇出超过一定数量就会自动帮你调用全局时钟。
可以参考这里：
http://www.eetop.com.cn/cgi-bin/topic.cgi?forum=5&topic=365
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

laoge
发表于 2003-10-13 22:45:34 | 显示全部楼层

一个全局时钟的问题。

原因其实很简单,只要把MAXPLUSII的ASSIGN/GLOBAL PROJECT LOGIC Synthesis中的Automatic global 的CLOCK去掉就行了.
回复 支持 反对

举报

dairlom
 楼主| 发表于 2003-10-13 23:27:23 | 显示全部楼层

一个全局时钟的问题。

问题解决了！！
谢谢你们的帮助。这样让我从迷茫中走出来，让我不至于在上面浪费太多的时间。
谢谢你们了！！！
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-6 17:46 , Processed in 0.026097 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表