在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: cockyolly

[求助]CMOS反相器的设计

[复制链接]
发表于 2008-12-16 19:07:07 | 显示全部楼层

hao

hao  hao   xie  xie
发表于 2008-12-17 18:23:02 | 显示全部楼层
找找超级古老的书,上面有详细的推导计算!
发表于 2008-12-19 15:38:33 | 显示全部楼层
先看看是什么spec。主要是延时,Cload,功耗,和电源等。要考虑时延优化(根据intrinsic extrinsic寄生参数平衡选择电流W/L,Cload大的话可以适当选取大的W/L)。功耗,噪声margin,switching threshold,等等考虑不考虑看情况了。感觉Jan Rabaey讲的最细。
当然如果是个速度不太高,Cload不太大的设计的话,一般的经验再仿真一下也就可以了。
发表于 2008-12-20 02:46:34 | 显示全部楼层
如果是驱动太大的Cload,就需要级联,比如clock等。最佳级数和每级的最佳fanout都有优化值。
发表于 2008-12-20 10:14:51 | 显示全部楼层
学习
发表于 2009-1-1 14:30:06 | 显示全部楼层
数字集成电路那本书上讲了很详细的。
发表于 2009-1-1 23:25:15 | 显示全部楼层
have a  look?
发表于 2009-1-9 02:34:53 | 显示全部楼层
用HSPICE优化一下?它内含优化工具的
发表于 2009-1-9 02:36:03 | 显示全部楼层
用hspice的内部优化功能试试
发表于 2009-1-9 02:37:16 | 显示全部楼层
用hspice内部工具优化看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 06:12 , Processed in 0.023930 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表