在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: cockyolly

[求助]CMOS反相器的设计

[复制链接]
发表于 2008-9-29 02:08:38 | 显示全部楼层
数字集成电路设计透视这本书讲得很详细。当然大家说的PMOS是NMOS的几倍的问题是为了上升下降时间相等,即充放电时间相等给出的一个经验值,如果不是为了达到这个目的,没有必要。具体比值是由迁移率和栅单位电容决定的,大家一起讨论讨论
发表于 2008-9-29 14:50:29 | 显示全部楼层
学习学习。
发表于 2008-10-13 23:44:48 | 显示全部楼层
使用优化功能
发表于 2008-10-21 00:52:36 | 显示全部楼层
九楼貌似有道理!
发表于 2008-11-12 20:21:53 | 显示全部楼层

好东西
发表于 2008-11-13 08:52:28 | 显示全部楼层
这个好像自己仿真仿真就能知道吧
发表于 2008-11-13 08:53:33 | 显示全部楼层
这个好像自己仿真仿真应该就可以了
发表于 2008-11-13 21:04:34 | 显示全部楼层
用hspice仿真就可以啦,有工具就利用,顺便利用工具帮助你理解或验证你的一些想法
发表于 2008-12-16 18:46:00 | 显示全部楼层

顶下

顶下 deng
发表于 2008-12-16 18:47:40 | 显示全部楼层

顶下

hao dong  xi
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 18:28 , Processed in 0.032959 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表