在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: cockyolly

[求助]CMOS反相器的设计

[复制链接]
发表于 2008-8-6 19:33:47 | 显示全部楼层
你可以在实验室做仿真,然后根据你的最想优化的一方面设计反相器,不断的调试,
我做电路都是这样,算出来的不一定适用
发表于 2008-8-16 10:13:26 | 显示全部楼层
hehe    恩 一般pmos的宽长比是nmos的2——3倍  不过这也不一定  要看你需要了  而且你也可以用仿真软件模拟的  这很管用
发表于 2008-8-18 16:12:43 | 显示全部楼层

要求能具体的吗?

如果只是普通的要求,反相器书上到处都是呀
发表于 2008-8-25 11:03:33 | 显示全部楼层
请教各位,CMOS放大器的设计,及各项参数如何实现.
发表于 2008-8-28 20:48:53 | 显示全部楼层
大家一道学习
发表于 2008-8-29 20:10:13 | 显示全部楼层
一般取pmos的宽长比是nmos的2倍
发表于 2008-9-9 15:36:17 | 显示全部楼层
下了,谢谢LZ
发表于 2008-9-15 13:06:13 | 显示全部楼层

cmos

延迟时间的设计具有较高的优先级,取决于W/L。
根据W/L算出噪声容限。
CMOS反相器功耗具有低功耗特性。
发表于 2008-9-22 13:53:59 | 显示全部楼层
原理图是简单,但是如果实际用就不那么简单了,会考虑很多因素,
发表于 2008-9-23 14:35:03 | 显示全部楼层
根据上升时间和下降时间计算宽长比,具体公式书上有,然后其他的就号解决了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 06:14 , Processed in 0.023525 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表