verilog-A建模针中遇到的问题

xiaobei · 发表于 2008-3-18 12:26:56

谢谢大家的帮助！！
我现在知道是什么问题了，瞬态仿真时我设的时间太长，系统默认的步长》方波的周期，当然采样不到正确的信号了。
希望大家也别范我这种低级错误了~

giant528 · 发表于 2008-5-4 13:06:17

仿真时间太长害死人啊

icb · 发表于 2008-5-6 20:34:04

学习中哈哈

bsaqycx · 发表于 2010-7-15 18:44:07

I met the same problem and I found I made the same mistake as #1

macaren · 发表于 2010-11-24 14:18:21

t=t+T/2? plase remove

chengda637 · 发表于 2011-7-2 14:51:48

的确仿真步长在仿vco或者环路稳定性的时候非常的重要要仔细设置

george.chen · 发表于 2011-7-5 15:00:05

学学习了，

deng1205 · 发表于 2011-8-26 14:11:46

哦，小细节的问题，学习了

bsaqycx · 发表于 2013-8-7 11:22:18

回复 10# acrofox

bound_step（）是一个限定仿真步长的语句，括号中给的数值限定了仿真步长的最大值。

yuwenjuan · 发表于 2018-1-23 15:03:48

回复 2# microuser
您好，请问您有关于verilog-a相关的学习资料吗

站长推荐 /2