请教 FVF LDO 为什么瞬态响应快

luminedinburgh

这个一直不太理解为什么 FVF 快，希望有人解惑

1）NMOS作为PASS DEVICE的话，那岂不是 复制一路，开环的 NMOS Source Follower 是最快的？
2）PMOS作为PASS DEVICE的话，甚至 PMOS + Miller C，利用Miller C的快速反馈，瞬态响应总比 FVF common Gate 单级放大器转一圈快吧？
3）至于 PUSH/PULL能力，下面毕竟是个恒流源偏置，SINC能力还是固定的 I 啊，得拿静态功耗换啊，也没快啊？动态偏置的话那肯定瞬态响应不了吧？
4）如果想要带着数字门单元，那电流都是瞬态的Glitch，还是得有 DECOUPLE C吧？FVF 也没能响应门电路的Glitch啊？
5）所以，FVF 的优势在哪里，我应该是有理解误区，请大神解惑

zhanweisu33

个见，快速响应analog LDO的根本在于多环，慢环路用于大负载，快环路来拉瞬态响应；FVF只是其中一种实现方式

迷路大脸猫

对于供电模块来说，快分两种，一个是小信号的带宽，一个是大信号阶跃的响应。
1）开环的 NMOS的速度跟驱动电流相关，负载一小，带宽就上不去了，负载调整率更是一坨，所以还是闭环使用好。
2）米勒补偿结构中的电容小环路带宽其实也就是大环路2倍左右，并没有很高，而且FVF也可以用米勒补偿。
3）FVF也有增强栅极驱动能力的各种变体。
4）数字低速时，FVF带宽容易做得比数字时钟高，此时需要的电容可以减少。数字高速时，只能靠电容，什么结构都差不多。

fightshan

都说FVF快，到底有多快？谁做过发一个量化指标出来，和普通LDO比FVF能应付哪些场合？能搞定数字模块供电？如果数字模块是突发式的那种工作状态，一个脉冲边沿过来几千个门几乎同时被打开，200ps内产生20mA的电流，这种LDO能应付？

Chen_yu

   

fightshan 发表于 2025-10-14 09:29
都说FVF快，到底有多快？谁做过发一个量化指标出来，和普通LDO比FVF能应付哪些场合？能搞定数字模块供电？ ...

同问，也想知道给高速数字模块供电的LDO一般采用哪种结构？我认为对于一个高速数字模块来说，在开启后反复抽拉电流时，在ldo里可以看他的average current，但在从关断到开启的过程中，确实会出现你说的200ps抽一个大电流的情况，不知道出来大的decap，还能有什么好的解决方案

BluseZ

等大佬解惑！！！
带宽和SR都得坚固，FVF结构都不敢用到数字里面，数字LDO都是外部接的大电容。

啦啦啦种太阳

顶一下

nanke

1）开环的nmos sf当然最快了 2）pmos+miller带宽这么低高频响应很差的，除非负载电容足够大。按前面开环sf的思路，功率管gate最好别变化，不然环路响应要很久，你这是反过来了。3) 不能既要又要，既要上拉强又要下拉强，又要静态电流小做classab算了。4）fvf不是万能的，只是一种可选的结构而已。5）不能既要又要。

luminedinburgh

   

zhanweisu33 发表于 2025-10-13 17:56
个见，快速响应analog LDO的根本在于多环，慢环路用于大负载，快环路来拉瞬态响应；FVF只是其中一种实现方 ...

感谢，额外请教这个快环路处理瞬态，主要为了处理阶跃的电流负载吧，处理阶跃负载，Capless LDO 是不是就很难做到？

luminedinburgh

   

迷路大脸猫 发表于 2025-10-13 18:01
对于供电模块来说，快分两种，一个是小信号的带宽，一个是大信号阶跃的响应。
1）开环的 NMOS的速度跟驱动 ...

感谢回复，第5条想额外请教，数字电路的电流负载，比如1MHz，CLK延迟链全芯片走完用了10ns，电流负载更像是 10ns 脉宽的 pulseTrain，虽然基频是1MHz, 但实际矩形脉冲，频谱上，频率是非常高的，或者说，其实就是 Step Response，又或者，数字布局布线，电源MESH寄生RC后，电流负载就没有那么阶跃了？

您如何理解数字电路频率和 LDO 频率的关系呢？