全芯片制造工艺：从初学者到专家

yaohaonan

​今天，我们来讨论芯片（芯片）制造工艺。
1. 氧化
首先，在抛光和切割的晶圆上，我们需要进行氧化过程。
氧化的目的是在易碎的晶圆表面形成一层保护膜（氧化层）。氧化层有助于防止晶片受到化学杂质、泄漏电流和蚀刻的影响。
氧化过程包括热氧化、等离子体增强化学气相沉积（PECVD）、电化学阳极氧化等。
最常用的方法是热氧化，在800°C至1200°C的温度下形成一层薄而均匀的二氧化硅层。
根据氧化过程中使用的气体，可分为干氧化和湿氧化。
干式氧化是通过输入纯氧来实现的，纯氧在晶圆表面流动并与硅反应形成二氧化硅层。湿式氧化同时使用氧气和高溶解度水蒸气。
干式氧化缓慢，但会产生薄而致密的氧化层，而湿式氧化速度较快，但保护层较厚且密度较低。
目前，干式氧化是半导体制造的主流技术，而湿式氧化更常用于非临界层或特定的厚膜要求。
2. 光刻（镀膜、预烘烤、曝光、后烘烤、显影）

​

                               
登录/注册后可看大图

编辑
接下来，我们到达最关键的一步——光刻。
近年来备受关注的光刻机，就与这一工艺有关。
简单来说，光刻就像将电路图打印到晶圆上，就像印刷机的工作原理一样。
光刻包括三个主要步骤：涂层、曝光和显影。让我们分解一下。
首先，涂层。
用于涂覆的材料称为光刻胶，又称光刻胶材料，对光敏感。
光刻胶有两种类型：正极和负极。
当暴露于特定的光束时，正光刻胶会发生分子变化，使其更容易溶解，而负光刻胶则变得更耐溶解。在大多数情况下，使用正光刻胶。
涂布时，首先以1000~5000RPM的速度旋转晶圆。在晶圆中心施加少量光刻胶。离心力使光刻胶均匀分布在晶圆表面，形成1至200微米厚的均匀层。
值得注意的是，光刻胶是一种高度专业化的材料。中国使用的光刻胶大多来自日本。
涂覆后，晶圆进行软烘烤以稍微固化光刻胶。此步骤称为“预烘烤”。
接下来，使用光刻机进行曝光。
晶圆和掩模被放置在光刻机中。
掩模，也称为光掩模，是光刻的核心元件，也是芯片设计阶段（稍后将介绍）的重要输出。
掩模是玻璃或石英板，上面有不透明材料（例如铬）图案。该图案代表芯片的蓝图，即集成电路布局。
在光刻机中，晶圆和掩模都是精确固定的。机器的特殊光源（汞蒸气灯或准分子激光器）发射一束紫外线，穿过掩模的透明部分和多个透镜（聚焦光线），然后投射到晶圆的一小块区域。
精细的电路图案被“投射”到晶圆上。
对于正光刻胶，曝光区域变得更容易溶解，而未曝光区域不受影响。
机械定位系统不断移动晶圆和掩模，光束不断照射在它们身上。最终，数十甚至数百个芯片电路被“绘制”在整个晶圆上。
晶圆离开光刻机后，会进行另一次烘烤过程（在120~180°C下烘烤20分钟），称为后烘烤。
后烘烤的目的是确保光刻胶发生完整的光化学反应，并补偿曝光强度不足。它还减少了开发后由驻波效应引起的波状图案。
接下来是开发步骤。
曝光后，将晶圆浸入显影剂溶液中，去除曝光的光刻胶（用于正抗蚀剂）并显示图样。
然后将晶片冲洗并干燥，留下精确的电路图样。
3. 关于光刻机

​

                               
登录/注册后可看大图

编辑
让我们花点时间讨论一下光刻机。
传统的光刻技术通常使用深紫外（DUV）光作为光源，波长约为193nm。光的波长限制了可以制造的最小特征尺寸（分辨率限制）。随着芯片技术的进步，传统的DUV光刻越来越无法满足要求。
这导致了 EUV（极紫外）光刻机的发展。
EUV光刻使用波长仅为13.5nm的极紫外光，远小于DUV的极紫外光，能够创建更小的特征尺寸，以满足先进芯片工艺（如7nm、5nm和3nm）的需求。
EUV光刻需要极其精确的光集中，具有严格的工艺精度。例如，EUV机中用于反射的反射镜长30cm，其表面波动不得超过0.3nm。这相当于保证了从北京到上海的轨道在波动不大于1mm的情况下完美水平。
极高的技术标准使得EUV光刻机的制造变得异常困难。全球只有少数公司能够开发和制造 EUV 机器，其中领先的是荷兰著名的公司 ASML。
据ASML称，每台EUV机器包含10万个零件、4万个螺栓、3000根电线和2公里的软管。大部分零件来自各国最先进的产品，例如美国的光栅、德国的透镜、瑞典的轴承和法国的阀门。
每台 EUV 机器的成本约为 1 亿美元，重 180 吨。运输一个需要 40 个集装箱、20 辆卡车和 3 个空运。安装和调试至少需要一年时间。
ASML每年最多只能生产30台EUV机器，他们不愿意卖给我们。整个芯片行业最显著的“瓶颈”就是EUV光刻机。
4. 蚀刻
让我们继续芯片制造过程。
此时，图案已经出现，但我们只去除了部分光刻胶。我们真正需要去除的是下面的氧化层（没有光刻胶保护的部分）。
换句话说，我们需要继续“挖掘”。
这里使用的工艺是蚀刻。
蚀刻可分为湿法蚀刻和干法蚀刻。
湿法蚀刻涉及将晶圆浸入含有特定化学物质的液体溶液中，这些化学物质溶解了不受光刻胶保护的半导体结构（氧化层）。
干蚀刻使用等离子体或离子束轰击晶圆并去除未受保护的半导体结构。
蚀刻有两个关键概念：各向同性（各向异性）和选择性比。
湿法蚀刻是各向同性的，这意味着蚀刻发生在各个方向。干法蚀刻是各向异性的，这意味着蚀刻发生在垂直方向上。后者显然更可取。
在蚀刻中，氧化层和光刻胶都被蚀刻。光刻胶相对于蚀刻材料（氧化层）的蚀刻速率称为选择性比。显然，我们希望蚀刻尽可能少的光刻胶并去除更多的氧化层。
目前，干法蚀刻在行业中占据主导地位，是首选。
干法蚀刻提供更好的保真度，而湿法蚀刻难以控制，特别是在 3nm 等先进工艺中，它会减少线宽甚至损坏电路，从而降低芯片质量。
5. 离子注入

​

                               
登录/注册后可看大图

编辑
好了，我们已经介绍了“挖掘”过程。
此时，晶圆表面有各种沟槽和图案。
接下来，我们来看看离子注入的过程。
在之前的光刻和蚀刻步骤中，我们只创建了孔。现在，基于这些孔，我们将形成 P 孔和 N 孔。
纯硅本身是不导电的，因此要使其具有半导体性，我们需要添加一些杂质（称为掺杂剂）来改变其电性能。
例如，在硅中添加磷、锑和砷会形成 N 孔。添加硼、铝、镓和铟可形成 P 孔。
N型硅有自由电子，而P型硅空穴多，自由电子少。通过向通道中的栅极施加电压，可以从 P 型材料中吸引电子，形成通道（导电路径）。然后电流在两个 N 型区域之间流动。
这意味着在 NPN 晶体管中，在氧化之前，离子注入已经用于在衬底上掺杂硼（和少量磷），将其变成 P 孔衬底。（为了可读性，我之前没有提到这一步。
现在，我们可以在孔区域进行磷掺杂以形成 N 孔。
你明白了吗？掺杂的目的是产生 PN 结并形成晶体管。
掺杂包括两个过程：热扩散和离子注入。热扩散不像离子注入那样具有选择性，因此除特定需求外，离子注入是目前首选方法。
离子注入使用高能粒子束将杂质直接注入硅片中。
离子源通常是磷化氢 （PH3） 或三氟化硼 （BF3） 等气体。这些气体在反应室中被高速电子电离，产生离子。
此时，使用质谱仪分析离子并在磁场中偏转以选择所需的离子（因为不同的离子具有不同的偏转角）。然后将这些离子植入晶圆中。
二氧化硅层（氧化层）现在用作离子注入的阻断层。
离子注入后，需要将晶圆加热到900°C进行退火。
退火有助于注入的掺杂剂更均匀地扩散到硅片中，并修复离子注入造成的损伤，因为它会破坏硅晶格。
6. 薄膜沉积
到目前为止，我们一直在“挖掘”，但现在我们开始“构建”。
您会注意到这是一个非常复杂的三维结构。它有很多层，有点像建筑物或复杂的交通网络。
这种结构的最底部是我们精心制作的硅基板。
作为芯片构建的基础，基板必须具有优异的热稳定性和机械性能，并且还要提供电气隔离以防止干扰。
基板顶部是晶体管主体部件，其上方是晶体管的核心部件，例如源极、漏极和沟道。
晶体管的栅极主要由“多晶硅”制成，具有良好的导电性和稳定性，适合控制晶体管的通断状态。源极、漏极和栅极的金属连接通常由钨制成。
在此之上，我们需要构建许多互连的“路”（电路）来连接这些晶体管并形成复杂的功能电路。
对于这些互连，铜等金属是理想的材料。我们将这一层称为金属互连层。
由于全是金属，因此存在短路风险，因此需要绝缘层（薄膜）来隔离电路。
在芯片的顶部，通常有一个额外的钝化层。钝化层主要起到保护作用，防止外界环境的污染、氧化和机械损伤。
那么，我们如何构建所有这些层呢？
答案是薄膜沉积。
这种多层结构是通过薄膜沉积（从亚微米到纳米级厚度）形成的。其中一些是金属薄膜（导电），而另一些是介电薄膜（绝缘）。用于制造这些薄膜的过程称为沉积。
沉积包括化学气相沉积（CVD）、物理气相沉积（PVD）和原子层沉积（ALD）。
化学气相沉积 （CVD） 涉及化学反应以生成固体材料，然后将其沉积到晶圆上形成薄膜。它通常用于沉积二氧化硅和氮化硅等绝缘膜。
CVD 有很多种。前面提到的等离子体增强化学气相沉积（PECVD）是利用等离子体产生反应性气体的先进方法。
这种方法降低了反应温度，使其成为温度敏感结构的理想选择。使用等离子体还可以减少多次沉积循环的需要，通常可以产生更高质量的薄膜。
物理气相沉积 （PVD） 是一个物理过程。
在真空中，氩离子被加速撞击目标材料，使目标原子溅射并以雪花状图案沉积在晶圆表面，形成薄膜。
PVD 通常用于沉积用于电气连接的金属薄膜。
通过 PVD 溅射或电镀形成金属层（如铜或铝）的过程称为金属化或金属互连。
金属化有两种类型：铝互连和铜互连。铜具有更低的电阻和更高的可靠性（更好的抗电迁移性），因此它是当今的主流选择。
原子层沉积（ALD）是一种将材料沉积在晶圆表面单原子层中的方法。它涉及交替沉积循环，每个循环仅沉积一个原子层。
ALD精度高，通过控制循环次数，我们可以精确控制沉积膜的厚度。
7. 清洁和抛光
在光刻、蚀刻、沉积等整个过程中，需要反复清洗和抛光。
清洗采用高纯度化学溶液去除晶圆表面的杂质和污染物，确保后续工艺的纯度。
抛光用于消除表面粗糙度和缺陷，提高光刻的精度和金属互连的可靠性，从而能够创建更高密度、更小的集成电路设计和制造。
CMP（化学机械平坦化），这是一种结合化学蚀刻和机械抛光来使晶圆表面变平的工艺。
没有CMP，结构就会歪斜，后续工序无法进行，导致芯片质量差。
8. 重复循环
如前所述，一个芯片有几十层甚至几百层。
实际上，每一层都是通过光刻、蚀刻、沉积、清洁和CMP的重复循环构建的。
历经重重周期，芯片建终于“封顶”了！
​