VCO KVCO测试变小的求助。如能给出靠谱的分析，可以加大感谢力度！！！

guj_tju

我在SMIC CMOS 40nm工艺上，设计了一款VCO，采用PVAR25的器件作为变容管，变容管两头接VCO的电感，偏置在1.6V左右，中间接VTUNE。
前后仿真，KVCO约为100MHz/V@10GHz。但是实测KVCO只有20MHz/V。
工作十余年，也有较多的分析电路的经验，但一两个月了，实在是找不到什么原因。
我主要做了以下分析：
（1）VTUNE无明显漏电，内部有ADC检测，VTUNE电压进去了，该检测电路也比较成熟；
（2）VCO结构在UMC 28nm用过，未对比出明显差异；VAR的画法上，对比了UMC 28nm，未发现异常；
（3）VTUNE从0~2.5V扫描，整体都低；
（4）内部VTUNE有两档，都低了；
（5）VAR电容确实源漏线画细了，但是内部6个VCO几乎是一致现象，测了几片现象一致，如果是烧断了是否现象会一致？
（6）整个芯片比较复杂，除了该处未发现明显工艺异常，MPW缺少MASK吗？但是PVAR未发现有特殊的MASK。
（7）EMX+calibre仿真，频率整体偏差在3%以内，除了VAR部分，其它地方的频率实测和仿真拟合都非常好。
（8）smic相同器件model仿真和umc基本一致，例如同尺寸出来的CV曲线。曲线斜率和具体容值就差10%上下。

                               
登录/注册后可看大图

                               
登录/注册后可看大图

guj_tju

   

doghead 发表于 2025-11-4 09:38
可以考虑一下模型不准的问题，看看文档有没有与你偏置相似的测试数据，对比一下。SMIC的变容管会有一些不准 ...

好的，感谢，我去对照一下。

doghead

可以考虑一下模型不准的问题，看看文档有没有与你偏置相似的测试数据，对比一下。SMIC的变容管会有一些不准的情况

guj_tju

首先感谢您的建议。
回复1：如果是默认的滤波器，确实偏差很大，我们环路滤波器兼容的范围比较大，每个R/C取值都10倍左右的范围。目前只能重新优化了一组滤波器。
回复2：该设计用的是IO，很多工艺都尝试过IO，确实差几dB，大概要有5dB左右了。CORE很少用，感谢您的宝贵经验。之前看一篇TI的论文，他们的仿真和测试几乎能拟合上，不知道是什么原因。这个地方导致我们的设计总是和国外产品VCO性能差一点，提取寄生也是尝试各种方法尽可能准确，但是效果都不大。带内噪声偏差很小，所以也不能质疑是噪声模型不准，更像是仿真哪里没处理对。大概是能确定振幅内部是比较大的，不知道是哪个环节导致噪声大了。
回复3：我意思是每个band偏了一两百M，这个是可以接受，没问题。主要问题是KVCO小了，固定band下，调节vtune的频率差值明显缩小。
回复4：KVCO是0.2V一个步进，从0.4V测到2.4V这么测的。我计算KVCO是delta_f/delta_vtune。我这里提到ADC意思是能检测到vtune大概能够正确的进入到内部，没有被什么电路钳位住，并不是用adc的输出进行计算KVCO。

guj_tju

   

Daixishi1988215 发表于 2025-10-31 12:00
1、如果可以用闭环改分频比的方式也测试下kvco，是可以确认下开环结果是否可靠的。

2、另外PLL除了kvco ...

回复1. 闭环确实没直接测KVCO，主要是因为按照KVCO计算出来的相位噪声带宽等和实测接近，所以就没测。可以补测一下看看。
回复2. 我们做的各种LC VCO相位噪声一直都和仿真有几dB差异，这也是很困扰的一个事。这次和以前的性能相仿，和设计值确实有点差距。
回复3、KVCO设计值大概是150MHz/V@10GHz，实测大概20MHz/V。频率整体偏了一两百MHz，我理解的是正常偏差。
回复4、ADC检测范围是0-2.8V，4bits，步进大概是150mV左右吧。0V进去显示0000，2.8V进去显示1111，中间电平进去大概也在相应的二进制码上。但确实精度不高。

guj_tju

   

我碍事 发表于 2025-10-31 11:49
有没有可能是SMIC40 Model不准?

不知道，但是model仿真出来的曲线，与其它工艺相同尺寸的器件仿真曲线几乎一致。

Daixishi1988215

   

guj_tju 发表于 2025-10-31 11:39
感谢您的分析。

1. 你对于结构猜测的没错，TANK DC没法测，但是有寄存器调节端口，调过DC值，没感觉环路 ...

1、如果可以用闭环改分频比的方式也测试下kvco，是可以确认下开环结果是否可靠的。

2、另外PLL除了kvco不对，环路锁定的相噪曲线带宽是否跟设计相符？这个也能间接反应kvco是否合理。
3、你的问题里面，kvco不对，是不是单个调谐曲线的高低频也都跟仿真不匹配了？
4、因为内部ADC测试DC，毕竟不是测试到变容管接口的，这部分也可能引入误差。

我碍事

有没有可能是SMIC40 Model不准?

guj_tju

   

Daixishi1988215 发表于 2025-10-30 18:11
1、看你的描述，猜测是NP互补的cross-couple结构，Tank的DC约是VDD/2（选择了变容管DC接到Tank，变容管调谐 ...

1、看你的描述，猜测是NP互补的cross-couple结构，Tank的DC约是VDD/2（选择了变容管DC接到Tank，变容管调谐曲线也符合设计预期），不知道Tank的DC有办法确认是否异常吗？这个偏了的话，调谐曲线变了，Kvco应该会有出入。可以考虑适当抬高VDD电压看看结果 2、不知道kvco的测试方法，我用过开环和闭环两种方式，开环直接灌vtune电压，看频率；闭环微调分频比，记录vtune电压和频率。可以对比看看差异，不过看你的变容管好像有一组是用来温补的，可能会把vtune拉到相对中间，闭环不一定能做。 3、漏电的可能性很多，供参考：版图上添加的未知天线二极管在大信号场景下导通的漏电，变容管周边衬底电位接法错误形成漏电，器件本身小漏电但是串接了超大电阻形成压降，还有可能版图上形成特殊的寄生BJT引起漏电（这种可能在频谱上有特殊的spur）

感谢您的分析。

1. 你对于结构猜测的没错，TANK DC没法测，但是有寄存器调节端口，调过DC值，没感觉环路参数有明显变化。但是根据您的建议，我可以详细补测一下不同DC的KVCO看看是否有一些线索。

2. 我是开环测得。温补部分可以并入VTUNE，也可以关闭，都是整体偏小。
3. spur正常。 我们是有一个vtune的检测ADC，通过一个10k电阻直接接到变容管控制一端，另一端接ADC的栅极输入。ADC其它项目也用过，未发现异常。能够看到ADC的输出指示电压是正常的，可以把片外的电压传导进去。漏电问题我可以再详细考虑一下您所叙述的可能性。

周嘉璟

学习学习

Daixishi1988215

1、看你的描述，猜测是NP互补的cross-couple结构，Tank的DC约是VDD/2（选择了变容管DC接到Tank，变容管调谐曲线也符合设计预期），不知道Tank的DC有办法确认是否异常吗？这个偏了的话，调谐曲线变了，Kvco应该会有出入。可以考虑适当抬高VDD电压看看结果
2、不知道kvco的测试方法，我用过开环和闭环两种方式，开环直接灌vtune电压，看频率；闭环微调分频比，记录vtune电压和频率。可以对比看看差异，不过看你的变容管好像有一组是用来温补的，可能会把vtune拉到相对中间，闭环不一定能做。
3、漏电的可能性很多，供参考：版图上添加的未知天线二极管在大信号场景下导通的漏电，变容管周边衬底电位接法错误形成漏电，器件本身小漏电但是串接了超大电阻形成压降，还有可能版图上形成特殊的寄生BJT引起漏电（这种可能在频谱上有特殊的spur）