请问大家在calibre跑DRC时，出现这种错误是怎么回事

荒何

请问大家，我把ICC生成的gds文件导入virtuoso中，然后用calibre跑DRC，出现了好多如下的错误是怎么回事，该怎么解决？刚接触不太懂，恳请大家解答

                               
登录/注册后可看大图

voiluce

1 . tap cell 的名字是  TAPCELLBWP7T

2. 怎么填GFILL也填不进去？Gfill 上面有m1 ，如果有m1绕线的地方是没法填的

荒何

   

voiluce 发表于 2023-3-6 16:47
这个LUP.6的错误在标准单元里边
===
这个应该是tap cell 没有放，tap cell 是沉底电位没有接电源或者地，

是7T的库，请问您说的这个APCBWP7T在哪?没有找到

而且这个怎么填GFILL也填不进去？是不是因为那个空太小了，应该怎么设置一下每个标准单元的间距呢

voiluce

这个LUP.6的错误在标准单元里边
===
这个应该是tap cell 没有放，tap cell 是沉底电位没有接电源或者地，
这个是7T的库，为了省面积，tap cell 是单独的， 找一下TAPCBWP7T

荒何

   

荒何 发表于 2023-3-5 11:42
tsmc0.18um的。

1.交叠在一起也没事吗？我就是看drc报错才觉得是在布局时候没有控制每个单元的间距，我 ...

这个LUP.6的错误在标准单元里边

                               
登录/注册后可看大图

荒何

   

voiluce 发表于 2023-3-5 07:43
为什么layout里导入的版图文件，标准单元怎么都交叠在一起了
===
只是有些图形交叠而已，正常 ~~~

tsmc0.18um的。

1.交叠在一起也没事吗？我就是看drc报错才觉得是在布局时候没有控制每个单元的间距，我以为应该在布局时候定义一些约束来控制标准单元之间的距离，但不知道具体应该怎么定义？

                               
登录/注册后可看大图

2。目前这在icc布局之前没有填filler，搜了一下，t家的库有GFILL，但还是填不上

                               
登录/注册后可看大图

voiluce

3.像上图中标注的filler是怎么插入的？我尝试好久都没插入filler，
===

在 icc 里面 help *filler* ，看看一下有啥命令。。。

voiluce

为什么layout里导入的版图文件，标准单元怎么都交叠在一起了
===
只是有些图形交叠而已，正常 ~~~

在布局规划时候规划电源地的时候
===
place 之后可以用icc2 自己看一下ir drop

为什么都这么紧挨着？要定义什么约束吗？
===
填了filler之后就这样的， 正常。 不紧挨着，DRC要报错，要修的。。。

从图形上看，目测是TSMC 的库。。。 55nm还是40nm ？

荒何

   

voiluce 发表于 2023-3-3 16:12
目测还好，那个 LUP.6 要好好看看，是不是漏了tap cell ~~~

打扰您请问下：

1.请问在布局规划时候规划电源地的时候，在power straps之前power view是怎么做的？

2.请问在ICC布局时候，这些标准单元之间的间距是怎么设置的？为什么都这么紧挨着？要定义什么约束吗？

                               
登录/注册后可看大图

3.像上图中标注的filler是怎么插入的？我尝试好久都没插入filler，

荒何

   

voiluce 发表于 2023-3-3 16:12
目测还好，那个 LUP.6 要好好看看，是不是漏了tap cell ~~~

请问下，为什么layout里导入的版图文件，标准单元怎么都交叠在一起了，在ICC布局阶段，用的是create_fp_placement -incremental all命令自动布局的，是可以设置每个标准单元的布局间隔吗？

                               
登录/注册后可看大图