有标准库有单纯的传输门吗

chengkunjie

如题，想请教一下大家，有没有哪种工艺的标准库中存在单独一个传输门作为基本的cell来搭电路，不是D触发器里面的，而是输入输出都是传输门的源漏的standard cell？

lzqxiang

   

chengkunjie 发表于 2023-2-22 17:38
谢谢，我刚了解了一下，IO_cell的内部包含一些三态门，这和我想看的情况类似。不过标准库lib文件中是有语 ...

没遇到专门的传输门cell，TBUF应该有三态，可以看看

voiluce

std 库里面一般都有三态的buffer ， 通常叫 yyyTBUFxxx

chengkunjie

   

voiluce 发表于 2023-2-22 15:29
spice netlist ，里面有管子的连接关系。。。看看就明白了。。。

这个我知道，，我想看的是传输门的时序库lib描述，标准库中如果有传输门结构肯定有对应的时序库。

chengkunjie

   

lzqxiang 发表于 2023-2-20 11:25
std cell没遇到过，建议参考IO cell

谢谢，我刚了解了一下，IO_cell的内部包含一些三态门，这和我想看的情况类似。不过标准库lib文件中是有语句专门描述三态门的，有描述传输门的lib例子或lib语句吗？

voiluce

spice netlist ，里面有管子的连接关系。。。看看就明白了。。。

chengkunjie

   

voiluce 发表于 2023-2-20 13:03
拿可以去看看CDL ，里面有一些管子是这样连的 ~~~

谢谢回复，请问CDL是？是哪种工艺的标准库吗？我只知道这是一种网表格式

voiluce

   

chengkunjie 发表于 2023-2-20 10:44
就是一个传输门，3个port，输入输出两个AI和AO，还有一个控制的sel和sel非，我想看看这样的一个门的时序 ...

拿可以去看看CDL ，里面有一些管子是这样连的 ~~~

lzqxiang

std cell没遇到过，建议参考IO cell

chengkunjie

   

voiluce 发表于 2023-2-18 21:04
不明白 ~~~ 举个栗子 ？

就是一个传输门，3个port，输入输出两个AI和AO，还有一个控制的sel和sel非，我想看看这样的一个门的时序库怎么描述的。