【已解决】内部电路LVS通过，IO自己LVS也通过，但两个拼一起LVS就不过

agumonx

设计的时候把除了IO的电路做了一个cell，把IO单独也做了1个cell，这两个cell分别LVS都通过了，合起来就不通过。
感觉非常神奇，而且LVS report显示有些器件的衬底VCC在layout里连成了GND，但我去仔细检查了，连的实际上就是VCC。。。
莫名其妙，不知道有没有大神遇到过这种问题

agumonx

   

John_chen 发表于 2023-5-23 11:23
能具体说一下什么原因吗？

就是拼版图的时候，某处电源和地短路了

John_chen

   

agumonx 发表于 2021-11-2 11:25
不好意思，找到问题了。。是由于某个渣操，某个去耦电容VCC_A和GND短路了

能具体说一下什么原因吗？

agumonx

不好意思，找到问题了。。是由于某个渣操，某个去耦电容VCC_A和GND短路了

DemoYe

   

agumonx 发表于 2021-11-2 10:30
开了used，完全没用到这种层，人麻了已经

加个PSUB2，把其中一套电源地全部画上PSUB2

agumonx

它warning里这个short问题指向也是IO cell内部的，，不知道该怎么搞。不过整个IO环的LVS确实是可以通过的

agumonx

   

DemoYe 发表于 2021-11-2 09:22
注意一下PSUB2 这个层

开了used，完全没用到这种层，人麻了已经

agumonx

它这里的所有warning都是IO库本身的，我也不知道该怎么查。。

agumonx

   

andyfan 发表于 2021-11-2 09:34
你这个VCC_A也是地的吧，如果是电源就肯定哪错了。

如果是地，其实不是真错，因为没有DNW的情况下，实际上 ...

额这个确实是电源。。。就很奇怪我查除了IO环之外的电路LVS是通过的，而且模拟电条带VCC_A，数字电条带VCC_D，还有公共地GND并不短路，一连一起就短了，请帮忙看一下我下面发的warning图

agumonx

对了还有这个warning，请帮忙看一下