ATE施加的测试激励和ATPG模块产生的测试向量是同一个概念吗？

wenfangsibao

ATE测试机台会给芯片施加激励；同时芯片内部的测试逻辑或者模块会自己产生大量的测试向量。请问这两者是一回事吗？
我感觉不太像啊，那这两者有什么区别呢？
ATE测试机台给芯片施加的激励主要是什么？ATPG产生的测试向量不出芯片吗？

FrozenlipX

   

wsmysyn 发表于 2025-4-10 00:24
我就当默认问的是数字类ATE了，按照以下几个档次粗略分了一下

非常感谢

wsmysyn

   

FrozenlipX 发表于 2025-4-9 08:47
你好，请教一下，ATE产生的信号频率上限一般是多少？ 例如普通的 single end 3.3V，不同的测试机分别大概 ...

我就当默认问的是数字类ATE了，按照以下几个档次粗略分了一下

• 低端数字ATE，   标称信号频率一般在50MHz左右
• 中低端数字ATE，标称信号频率一般在100~200MHz
• 中端数字ATE，   标称信号频率一般在200~400MHz
• 中高端数字ATE，标称信号频率一般在400~800MHz
• 高端数字ATE，   标称信号频率一般是>800MHz，目前见过最高的是PS9G，最大支持的数据速率是8000+，不到9000Mbps。但是很少有人用
  

• 一般ATE采用cable或docking两种方式与LB连接，cable方式的一般很难到达标称频率，当然cable方式一般在低端ATE上采用；docking方式信号路径足够短，一般比较容易达到很高的频率
• 单端信号spec指标，参考PS5G：1GHz < 3.0V；2.1GHz < 1.2V；2.1~2.5GHz < 1.0V，仅限于差分模式；
• 每家ATE指标这块都有所不同，具体还是要看手册描述。
• 大于400M的pattern速率，目前还没见到有用过的，目前我们用过100MHz和200MHz的，大于1GHz的pattern速率就更没见过了，猜测可能也就超级大厂这么玩了。
  

PS：
模拟ATE，数字功能比较弱，标称信号速率一般也就是5~20MHz，属于聊胜于无了。
射频ATE，一般到几十个GHz了，又是另外一个话题了。

FrozenlipX

   

wsmysyn 发表于 2021-8-13 17:37
我这边不是专门做DFT的, 主要做ATE的, 经常做的是在ate上调试atpg的pattern
个人理解是, 测试一个模块,或 ...

你好，请教一下，ATE产生的信号频率上限一般是多少？ 例如普通的 single end 3.3V，不同的测试机分别大概是多少?

陈haha陈

ATPG是DFT 中的一个步骤，或者方法，不对电路做任何修改，M家和S家都有做ATPG的工具，它只会对吃进的scan insertion之后的电路然后生成一定覆盖率的pattern。pattern的格式有多种，有用于仿真的，也有喂给机台的。喂给机台的主要是wgl 和stil格式的pattern，机台会吃这些格式的pattern，生成用于测试实际芯片的激励。

陈haha陈

ATPG是DFT 中的一个步骤，或者方法，不对电路做任何修改，M家和S家都有做ATPG的工具，它只会对吃进的scan insertion之后的电路然后生成一定覆盖率的pattern。pattern的格式有多种，有用于仿真的，也有喂给机台的。喂给机台的主要是wgl 和stil格式的pattern，机台会吃这些格式的pattern，生成用于测试实际芯片的激励。

waywer

ATPG就是硬件（芯片）里面做了测试电路，然后数字工程师自己按照仿真，生成一些测试PT，通过ATE注入到芯片，输出结果和仿真的结果比对。对得上就过。

durbin

good!

wsmysyn

   

wenfangsibao 发表于 2021-8-13 14:38
还是没有明白。首先，ATPG电路是做在芯片里的吗？

其次，ATPG电路产生的测试向量为什么是由机台给进去的p ...

我这边不是专门做DFT的, 主要做ATE的, 经常做的是在ate上调试atpg的pattern
个人理解是, 测试一个模块,或者一个芯片(统称为DUT), 就是需要输入一个激励, 然后观测DUT的理想的响应, atpg的工作就是根据你设置好的规则自动产生激励以及记录DUT在该激励下的理想的响应, 最后生成了一个波形文件, 比如vcd/evcd, wgl, stil等,

你说的测试电路应该使用其他工具插入进去的。并不是atpg的功能。 比如说插入scan, 或者设计bist, 这个电路是提前设计好的, 芯片确定好或者流片后, 之后才会有人用atpg来生成测试激励, 给到量产那边用ate来提供激励,以及比较输出。

另外,在量产的时候, atpg的激励反复修改这个常有的事情, scan pattern又大又长, 很少有一次就能过的, 需要反复修改, mask之类的。 所以一般不会再芯片里边把测试做死

wenfangsibao

   

wsmysyn 发表于 2021-8-11 19:39
ATPG产生测试向量, 在量产的时候由机台根据给进去的pattern来产生,
差别是仿真的时候工具是直接吃进去波形 ...

还是没有明白。首先，ATPG电路是做在芯片里的吗？

其次，ATPG电路产生的测试向量为什么是由机台给进去的pattern产生？不是由ATPG电路产生的吗，有点不理解。