ATE施加的测试激励和ATPG模块产生的测试向量是同一个概念吗？

wenfangsibao

ATE测试机台会给芯片施加激励；同时芯片内部的测试逻辑或者模块会自己产生大量的测试向量。请问这两者是一回事吗？
我感觉不太像啊，那这两者有什么区别呢？
ATE测试机台给芯片施加的激励主要是什么？ATPG产生的测试向量不出芯片吗？

wsmysyn

ATPG产生测试向量, 在量产的时候由机台根据给进去的pattern来产生,
差别是仿真的时候工具是直接吃进去波形文件,进行仿真, 机台的话需要转换成cycle base的波形激励才可以

但是在物理上,基本上转格式后ATE产生的激励和你仿真的波形是一样的。只是描述波形的方式不一样

wsmysyn

另外一个,ATE产生的激励和芯片内部产生的激励, 不是同一个东西, 但是有一定关系

举个例子memory bist, 如果芯片有memory bist,模式, 那么ATE提供的激励一般test clk, 和test mode的选择, 然后一些观测pin用来给机台match, 判断memory bist的测试结果。 芯片的BIST电路会做一些测试,比如marchA/B/C/C-/G等等这些测试方法, ATE的激励和芯片内部自己产生的激励不是一个东西, 但是两者是有关系的。

如果芯片里边没有bist电路,那么ATE的激励就需要自己做这部分的逻辑, 比如需要手写激励实现marchABC等这些内存测试算法。pattern又长又复杂

我们的芯片一般设这么设计的,或者IP提供的bist是这样用的。。其他的可能有不同的设计。

wenfangsibao

wsmysyn 发表于 2021-8-11 19:39
ATPG产生测试向量, 在量产的时候由机台根据给进去的pattern来产生,
差别是仿真的时候工具是直接吃进去波形 ...

还是没有明白。首先，ATPG电路是做在芯片里的吗？

其次，ATPG电路产生的测试向量为什么是由机台给进去的pattern产生？不是由ATPG电路产生的吗，有点不理解。

wsmysyn

wenfangsibao 发表于 2021-8-13 14:38
还是没有明白。首先，ATPG电路是做在芯片里的吗？

其次，ATPG电路产生的测试向量为什么是由机台给进去的p ...

我这边不是专门做DFT的, 主要做ATE的, 经常做的是在ate上调试atpg的pattern
个人理解是, 测试一个模块,或者一个芯片(统称为DUT), 就是需要输入一个激励, 然后观测DUT的理想的响应, atpg的工作就是根据你设置好的规则自动产生激励以及记录DUT在该激励下的理想的响应, 最后生成了一个波形文件, 比如vcd/evcd, wgl, stil等,

你说的测试电路应该使用其他工具插入进去的。并不是atpg的功能。 比如说插入scan, 或者设计bist, 这个电路是提前设计好的, 芯片确定好或者流片后, 之后才会有人用atpg来生成测试激励, 给到量产那边用ate来提供激励,以及比较输出。

另外,在量产的时候, atpg的激励反复修改这个常有的事情, scan pattern又大又长, 很少有一次就能过的, 需要反复修改, mask之类的。 所以一般不会再芯片里边把测试做死

durbin

good!

waywer

ATPG就是硬件（芯片）里面做了测试电路，然后数字工程师自己按照仿真，生成一些测试PT，通过ATE注入到芯片，输出结果和仿真的结果比对。对得上就过。

陈haha陈

ATPG是DFT 中的一个步骤，或者方法，不对电路做任何修改，M家和S家都有做ATPG的工具，它只会对吃进的scan insertion之后的电路然后生成一定覆盖率的pattern。pattern的格式有多种，有用于仿真的，也有喂给机台的。喂给机台的主要是wgl 和stil格式的pattern，机台会吃这些格式的pattern，生成用于测试实际芯片的激励。

陈haha陈

ATPG是DFT 中的一个步骤，或者方法，不对电路做任何修改，M家和S家都有做ATPG的工具，它只会对吃进的scan insertion之后的电路然后生成一定覆盖率的pattern。pattern的格式有多种，有用于仿真的，也有喂给机台的。喂给机台的主要是wgl 和stil格式的pattern，机台会吃这些格式的pattern，生成用于测试实际芯片的激励。

FrozenlipX

wsmysyn 发表于 2021-8-13 17:37
我这边不是专门做DFT的, 主要做ATE的, 经常做的是在ate上调试atpg的pattern
个人理解是, 测试一个模块,或 ...

你好，请教一下，ATE产生的信号频率上限一般是多少？ 例如普通的 single end 3.3V，不同的测试机分别大概是多少?