sigma delta ADC 的死区（dead zone）问题

xiwanghebe

看到一篇incremental ADC的dither技术里提到sigma delta存在的死区(dead zone)问题，查了好多文章都没找到，哪位能解释下，或者推荐个可以看的~

QMC

根据我的理解，死区是由运放的增益不是无穷大导致的，运放的增益不是无穷大进而导致积分器在极小输入的情况下无法实现积分

StarryZeng

   

jiang330226 发表于 2014-5-31 09:06
回复 2# 朱立平
    死区问题是存在的，只是好多人碰不到，我不幸碰到过一次，搞了我好久 ...

请问最后你是怎么解决的呢？

Aaroncjz

   

牛利尔 发表于 2025-6-28 17:17
朋友你这个是把文中的话又用自己的话解释了一遍，在数轴上，有理数的概率很小的。那为啥不是“一个本来该 ...

我在想一个问题，假设一个有理数原本输出应该为00001 00001 00001循环的时候，现在在输入改变一个微小量（yoff），让这个有理数->附近的一个无理数，但是这个offset跟书中描述的一样，无法影响到输出的结果（结果仍然为00001 00001 00001循环），是否可以理解为“附近无理数归并到有理数上”？

对应书中描述死区这一小节最后一部分：“有限放大器增益的另一个结果与极限环有关.......输入足够小的偏移只会导致积分器状态的小变化，输出模式不会发生变化（no change occurs in the output pattern），这是有害的影响....”

牛利尔

   

Aaroncjz 发表于 2025-6-26 18:17
“为啥是把有理数周围的无理数归并到有理数上，进而恶化limtcycle，而不是把该有理数归并到周围任意一个 ...

朋友你这个是把文中的话又用自己的话解释了一遍，在数轴上，有理数的概率很小的。那为啥不是“一个本来该是周期的系统，表现出非周期行为”呢？这么一来有理数就归并到无理数上去了

Aaroncjz

   

牛利尔 发表于 2025-5-20 21:17
1、纯粹的limitcycle是指对于理想SDM，在分数输入的情况下，输出码流会有周期重复，就相当于在频谱中引入了 ...

“为啥是把有理数周围的无理数归并到有理数上，进而恶化limtcycle，而不是把该有理数归并到周围任意一个无理数上，进而都不会产生limitcylce”
刚好我也在看，有没有可能是系统没法分辨这么小一个量，导致本来应该没有周期循环的一个010110011...（无周期无限长）的一个bit流变成了有周期的一个bit流，因为没法分辨那一点offset。

一个本来该是非周期的系统，表现出周期行为了。对应把无理数归并到有理数上。

牛利尔

1、纯粹的limitcycle是指对于理想SDM，在分数输入的情况下，输出码流会有周期重复，就相当于在频谱中引入了谐波。
2、而deadzone是指（假设输入为0）由于积分器中放大器的增益非无穷，导致积分器的DC增益非无穷，导致在量化器处的offset等效到第一个积分器的输入时，不为0（假设为offset_2）！而因为在量化器处的offset没有影响量化器的判断，因此量化器输出    仍   为01010101......。也就是说offset_2可以完全等效到系统输入上（反正量化器的输出没变）。deadzone最终的表现是系统对于小的输入分辨不出来（做不到无穷精准的分辨率）。
3、如果积分器的DC增益无穷大，那么Limitcycle确实只会正正好出现在分数输入的幅度时。而如果积分器中放大器的增益非无穷大，进而导致积分器的DC增益非无穷大，进而导致系统的分辨率非无穷大，此时系统就会把输入的有理数周围的无理数也看作是这个有理数，也即恶化了limitcylce。（书P59）
上面基本都是书上说的。不过我的好奇是当积分器DC增益无穷大时，为啥是把有理数周围的无理数归并到有理数上，进而恶化limtcycle，而不是把该有理数归并到周围任意一个无理数上，进而都不会产生limitcylce

牛利尔

   

tanhn 发表于 2023-9-12 17:32
你好，我看了understanding那本书上关于deadzone的推导，但是有个疑问，他在推导过程中将积分器输出处的 ...

首先要确定积分器会一直对DC信号积分这个问题的根本原因是积分器的DC增益为无穷大，所以只要给一个阶跃信号，那么系统时域输出就会越来越大。可是现在呢，因为构成积分器的放大器的增益非无穷大，导致了积分器的极点并不在z=1处了，因此其低频增益就不是无穷大，这也就意味着在时域中，给这样一个有泄漏的积分器一个阶跃信号，其输出不会随时间变到无穷大。

haier822

   

ksg12 发表于 2024-10-25 21:20
问题很相似，当时我们的测试是过零存在死区，MOD是五阶的，第一级增益>80dB, 优化了参考电压和反馈码流， ...

谢谢您的回复。再请教下，您提到的优化参考电压，指的是优化参考电压的噪声，还是调整参考电压？优化反馈码流，具体如何理解？

ksg12

   

haier822 发表于 2024-10-23 19:25
Hi ksg12, 您好，我们当前项目中电压测试上面，在adc bitstream 占空比50%的地方, 也遇到了dead zone问题 ...

问题很相似，当时我们的测试是过零存在死区，MOD是五阶的，第一级增益>80dB, 优化了参考电压和反馈码流，问题解决。