高级verilog RTL 设计指导

stone14041 · 发表于 2011-2-19 10:34:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 stone14041 于 2011-2-20 21:10 编辑

STARC RTL STYLE GUIDE.pdf (7.12 MB , 下载次数: 1183 )
本资料是由半导体设计协会专门为IC设计工程师们所编写的rtl设计规范。本书中涉及到信号命名规则，同步异步信号处理，以及testbench编写方法，scan时相关信号处理，以及dc综合时的相关注意事项等等。

zchdsp · 发表于 2022-8-3 16:35:39

好东西，就是太长了

glace12123 · 发表于 2018-7-16 21:59:03

顶起来！！！！！！！！！

kimluanpklu · 发表于 2018-7-16 13:50:26

thank you

losboy · 发表于 2018-6-19 11:03:35

可以参考下，但时间有点久了

zhujingruuestc · 发表于 2018-6-18 13:22:35

thank .....................

jimcmwang · 发表于 2018-5-8 10:01:19

STARC RTL STYLE GUIDE.pdf (7.12 MB)

zhspgood · 发表于 2018-5-8 09:50:58

谢谢分享

jimcmwang · 发表于 2018-5-8 09:42:09

STARC RTL STYLE GUIDE.pdf (7.12 MB)

vex_005 · 发表于 2018-5-8 02:04:16

測試程式要比設計還懂
不然寫不出好的

dreamfly123123 · 发表于 2018-5-7 19:08:21

这是绝对的好东西

账号		自动登录	找回密码
密码			注册

[资料] 高级verilog RTL 设计指导

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1