数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30089|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 775 776 777 778779780 781 782 ... 860 / 860 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] VHDL testbench问题求解	小金豆 2015-7-3	21293	菜鸟要飞 2015-7-3 16:44
[求助] CLOCK PATH的问题	谁枫而飘 2016-7-1	11312	谁枫而飘 2016-7-1 11:42
[求助] 提问帖。请问synplify里怎么验证逻辑正确？	tianqi911 2017-3-5	11326	acgoal 2017-3-7 22:23
[求助] 求组，xilinx板子里面用malloc申请地址出错	wengwenwen 2017-9-24	01326	wengwenwen 2017-9-24 10:24
[招聘] 5000元找对游戏开发有兴趣的，做嵌入式的同学，一个任务	chenwen3678 2018-3-12	01273	chenwen3678 2018-3-12 14:07
[求助] synplify问题	呱呱年 2019-8-19	21315	呱呱年 2019-8-20 21:43
[求助] FPGA的基本单元时LUT，ASIC有类似的基本单元吗？	sqd0524 2021-5-8	31318	芯星 2021-5-26 21:16
供应CSSA010	ciebb88 2008-12-20	01306	ciebb88 2008-12-20 14:24
[求助] 请推荐可以产生2.5Ghz时钟的IC	markhwa 2014-11-5	01307	markhwa 2014-11-5 10:40
[求助] IMPACT Boundary Scan显示无法识别	阿泰-0574 2015-4-5	01281	阿泰-0574 2015-4-5 09:14
[求助] 关于点对点用以太网的求救，求大神指点	lanhao1991 2015-9-24	11301	flyboy 2015-9-24 16:59
[求助] 求助，下面的verilog代码起了什么作用。看的时候没有明白	醉月含 2017-4-14	01256	醉月含 2017-4-14 11:59
[求助] vim和nerdtree使用请教	warwime1 2017-4-29	11257	warwime1 2017-4-29 22:18
[求助] ISE调用modelsim出错，求大神	HAORUIMIN 2018-1-3	01260	HAORUIMIN 2018-1-3 17:42
[求助] 电路图出现问题	4564135103 2018-5-1	11336	Apollo912 2018-5-5 22:51
[原创] Virtex-5 的两个pcie block的关系？	american007 2019-7-2	11264	besarkecil 2019-7-13 15:17
[求助] 关于vivado中禁用FPGA部分资源的问题	kilua516 2021-12-31	11312	kilua516 2021-12-31 12:22
[求助] FPGA开发板上软硬件资源使用效率问题	梅子酒 2022-5-13	11346	thjan65 2022-5-13 21:30
[讨论] 作为应届硕士的你们，ASIC/DV验证一年总包多少？	IC圈的黄晓明 2022-12-9	41274	szeda 2022-12-19 16:33
[求助] 求解关于vlsi数电除法器的设计	asu2011 2012-3-24	01343	asu2011 2012-3-24 02:46
[求助] 关于 static 变量求助	matrx 2013-2-25	01328	matrx 2013-2-25 20:30
[求助] 询quartus仿真与DC综合出的数据之间的关系	lili9890403 2013-3-20	01270	lili9890403 2013-3-20 17:37
[求助] ALTERA以太网核怎么屏蔽广播数据	djqlyy 2013-12-18	11341	gzdy 2013-12-23 13:24
[求助] 如果布局布线后有路径的建立时间不满足，怎么通过约束的方法解决？（不修改RTL）	zhuyuefeng2009 2015-3-2	01345	zhuyuefeng2009 2015-3-2 16:15
[求助] 关于SYNPLFY编译的一个报错的疑问	wandtdk 2015-11-15	01322	wandtdk 2015-11-15 10:38
[求助] 请推荐一款xc3s50an的后续芯片	freebigfish 2016-12-7	01294	freebigfish 2016-12-7 11:14
[原创] 基于至简设计法的串口通信--模块设计	xuehua_12 2018-9-28	41337	spookerst 2018-10-26 08:38
OrCAD_Demo_162.part010.rar	diodes_2 2009-4-4	01267	diodes_2 2009-4-4 14:35
[讨论] 現在除 amd intel via 還有那家公司開發 x86	andy2000a 2012-6-14	01312	andy2000a 2012-6-14 19:55
[原创] 手机里的BP是用完全硬件实现还是硬件加软件的方案？	gerry1812 2012-8-4	01282	gerry1812 2012-8-4 16:17
[求助] 如何用HDL实现计数功能？	HADIST 2013-4-18	01291	HADIST 2013-4-18 17:48
[求助] 可以用全局时钟驱动网线吗，为什么报错说会增加延迟？	zhuyuefeng2009 2015-2-16	11340	jun_dahai 2015-2-17 15:41
[原创] VIVADO综合设置搜索路径	Liz6868 2015-11-26	01311	Liz6868 2015-11-26 19:46
[求助] 有谁做过关于‘嵌入式GPU中可重构片元操作引擎体系结构’方面的吗？	zhongnanlwx 2013-11-29	01339	zhongnanlwx 2013-11-29 15:35
[求助] 什么是双向IP OVER TS	上官紫虞 2014-10-20	01276	上官紫虞 2014-10-20 15:40

1 ... 775 776 777 778779780 781 782 ... 860 / 860 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 30089|排名: 13

快速发帖

站长推荐 /2