在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] DMIPS/MHz 和 /MHz CoreMarks,有没有办法换算? orientview 2022-11-11 01028 orientview 2022-11-11 06:24
[原创] BA22的核,据说很先进,是真的吗? orientview 2022-11-11 0985 orientview 2022-11-11 06:18
[原创] 180-65nm pcie IP wang21202 2022-11-5 01103 wang21202 2022-11-5 23:51
[原创] 千兆网项目课说明书 attach_img chop147 2022-11-4 01007 chop147 2022-11-4 09:53
[原创] LATTICE 一拖八离线下载器 attach_img chenlidong 2022-11-2 11226 chenlidong 2022-11-3 14:12
[原创] DMA 原理疑问---流控制 attach_img  ...2 494693243 2019-11-27 157894 bj0990 2022-11-3 11:12
[原创] VCD2VEC perl 脚本  ...2 warmheard 2012-4-3 139298 xieerman1 2022-11-3 08:42
[原创] 明德扬——JESD 204B 课介绍 attach_img chop147 2022-10-31 01153 chop147 2022-10-31 09:57
[原创] 分享我的h.264 decoder, Verilog源码与工程 attachment digest  ...23456..12 eebinqiu 2017-5-24 11562912 disappear123 2022-10-29 23:45
[原创] Ad8488笔记 attach_img chop147 2022-10-21 11235 伪界 2022-10-21 11:20
[原创] 【HDL系列】硬件加法器原理与设计 新人帖 attach_img yywyz 2020-3-12 56201 潮汐tok 2022-10-20 21:17
[原创] Digital Design and Computer Architecture(教材) attachment 艾艾小阳 2021-4-15 92502 lhyi 2022-10-19 16:34
[原创] xilinx2019.2软件和license 新人帖  ...2 narutozxp 2020-3-27 125490 czhao55 2022-10-18 16:54
[原创] Verilog高级数字系统设计技术与实例分析 新人帖 attachment Emmet_73 2022-10-13 41799 zu00478633 2022-10-18 14:38
[原创] 芯片设计服务 fish520 2022-10-11 01215 fish520 2022-10-11 16:48
[原创] 跟着我从零开始入门FPGA(一周入门XXOO系列) attach_img digest agree  ...23456..13 McuPlayer2013 2013-3-26 12574351 xutao8 2022-10-10 17:21
[原创] verilog仿真 可以有双top啊。。。双top间还可以相互赋值 atlandis 2022-10-10 01322 atlandis 2022-10-10 10:29
[原创] 通信IC设计(上册)_李庆华 attachment  ...2 songsong001 2021-5-11 153591 satans 2022-10-10 10:23
[原创] merge到底是啥意思? orientview 2022-9-27 11717 adhylin 2022-9-27 18:12
[原创] 22nm的full mask,要多少钱了? orientview 2022-9-25 41744 orientview 2022-9-26 14:42
[原创] cadence中加法器延迟计算 新人帖 Aerith 2022-9-24 01131 Aerith 2022-9-24 18:19
[原创] valid 与ready 握手机制的分支逻辑 attach_img ll_ago 2022-9-21 82158 Ronnie_Qiu 2022-9-23 16:59
[原创] 关于Xilinx器件上电后内部寄存器的初始值问题 diyangguang 2014-4-18 65670 diyangguang 2022-9-22 22:27
[原创] FPGA至简设计法之一:D触发器、波形、代码 xuehua_12 2018-9-20 12848 湖南诺伊斯 2022-9-21 11:49
[原创] booth video attachment lancerone 2022-9-18 11480 phoenixson 2022-9-19 09:46
[原创] 求助 如何使用modelsim仿真dc输出的网表文件 不知名的wei 2022-9-16 01219 不知名的wei 2022-9-16 09:43
[原创] 任意宽度位拼接,如何提升数据通量 新人帖 attach_img xuxiuliv 2022-7-28 31401 西门村村 2022-9-14 15:01
[原创] zynqFPGA系列---从入门到精通(水滴盒子) youfengwulei 2022-9-13 01270 youfengwulei 2022-9-13 15:37
[原创] FIFO使用技巧 digest  ...23456..9 lucien_1986 2011-10-30 8646106 Yuanlaii 2022-9-12 16:18
[原创] DDR 时序参数 ---基于DDR4 attach_img 沉睡的狮子888 2022-8-27 01468 沉睡的狮子888 2022-8-27 14:17
[原创] 芯片设计外包一站式 fish520 2022-8-26 01420 fish520 2022-8-26 14:11
[原创] 老旧笔记本安装vcs仿真的新玩法 attach_img WALI-123 2022-7-29 51924 WALI-123 2022-8-26 09:43
[原创] ESPI BUS spec attachment 745579593 2017-5-10 73010 萨瓦迪卡xxx 2022-8-26 09:34
[原创] 基于FPGA之低速协议设计实验手稿及源码 attachment digest  ...23456..19 qinzhanao 2015-8-5 18973212 苦学僧 2022-8-25 17:29
[原创] MF-TDMA SCPC TPC QPSK DVB-S2 新人帖 ning_yue 2022-8-24 01032 ning_yue 2022-8-24 20:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-9 05:20 , Processed in 0.019377 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块