Layout讨论区今日: 96 |主题: 11246|排名: 11

版主: snk88, mickey1999, xiaowanzi88, jian1712, lixiaojun707, cxl666

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] 怎么一键调用m1_m2和m2_m3版图通孔 - [已解决]	jessiann 2020-9-1	43982	Jcorleone 2020-9-2 15:41
[解决] lvs报错，查了下版图和整体schematic连线是对的上的，但是却有两个解不了的错误 - [已解决]	kyingdo 2021-4-5	92709	kyingdo 2021-4-5 12:03
[解决] 几个并联的管子串联的版图该怎么画 ...2	踟蹰的天 2021-11-5	103773	ichkiki 2022-4-12 22:46
[解决] LVS运行报错：xdb database not available	踟蹰的天 2022-8-28	72226	没时间改网名 2023-11-16 15:15
[解决] 求助：calibredrv查看gds版图，然后使用Find Object功能，无法键入文本	uzljuljz 2022-8-31	81669	数字后端的小白 2022-9-1 09:48
[解决] virtuoso中版图和原理图之间的交叉索引可以重建吗？已过lvs. ...2	uzljuljz 2022-12-21	112494	sunshine_amy 2023-2-6 17:41
[解决] gds中cell的文件名太长，calibre可以去除gds中文件名的前缀吗？	uzljuljz 2022-12-22	51070	uzljuljz 2022-12-22 17:27
[解决] layout设置快捷键	huangjiang 2023-3-27	41812	huangjiang 2023-10-16 09:08
[解决] Cadence IC617中”DRC LVS正常， PEX 却又有致命错误”的解决方法	墨丹青 2023-10-14	4735	墨丹青 2023-10-16 16:09
[解决] 数模隔离问题	lvchunyan 2012-11-25	12887	jiesime 2012-12-17 12:48
[解决] 下载完整版本 virtuoso assura calibre install scape ...2	ali_ 2013-8-31	135001	3803591971 2013-9-1 11:25
[解决] 请教下candence61里面clone的用法	huizai1126 2017-1-14	12262	Snowy2016 2017-1-16 08:38
[解决] 617ruler怎么样不自动对齐edge？	叶落 2019-10-22	51943	18800261604 2019-10-23 15:45
[解决] 关于LVS TVF 的错误，大家有碰到吗？	FOREVER10 2021-4-20	71562	FOREVER10 2021-4-23 13:28
[解决] DRC是否能检查同一net上有两个不同label的情况呢？	carter_jim 2021-5-24	61639	Williams00 2021-5-25 11:28
[解决] 界面跑LVS通过calibre提取出的layout 网表*spi丢失部分pin?	le_levi 2021-6-4	73520	ZGP123456 2023-3-10 18:44
[解决] virtuoso cell 窗口比实际的大	smint1986 2021-9-2	21280	fengrlove 2021-9-2 17:22
[解决] MOS衬底的引出	Leon.sl 2022-5-20	51883	ncash0933 2022-10-2 14:59
[解决] 怎么设置快捷键？？ ...2	炒股找女友 2022-8-1	143060	ncash0933 2022-8-2 09:36
[解决] 请问下这种esd在版图中该怎么排布	yli345 2023-8-11	111167	jueduilk 2023-8-15 13:45
[解决] 已知一个library的名字，怎么在找到他的路径啊，有没有什么Linux命令之类的	懂礼猫 2023-8-15	8881	Yimi9 2023-8-15 17:34
[解决] 【新手求助】layout的port怎么画	踟蹰的天 2022-5-4	62162	踟蹰的天 2022-5-6 19:45
[解决] pdk只提供了tech.db文件，有办法导出tech.tf文件吗？	uzljuljz 2022-12-22	31052	uzljuljz 2022-12-22 15:15
[解决] cadence元器件引脚命名上加横杠表示低电位，请问如何在text上加上划线呢？	EthanZhang 2023-3-28	71872	ncash0933 2023-4-12 11:47
[解决] 打的ping上面不显示labei	huangjiang 2023-8-15	4719	huangjiang 2023-8-16 09:34
[解决] LVS跑出笑脸了为什么有这个问题	huangjiang 2023-11-23	4912	huangjiang 2023-11-24 17:30
[解决] virtuoso预览在哪里设置	wamgye 2023-12-22	7720	新手IC工程师 2023-12-22 20:01
[解决] 怎么查模块有没有被复用	aaaaaxbbbbb 2024-4-7	3499	jinwuhua 2024-4-9 14:33
[解决] LVS VSS衬底错误	savior_ 2024-4-11	8331	ncash0933 2024-4-12 11:18
[解决] 版图P画线不粘附的解决办法	iloverfic 2021-7-1	01611	iloverfic 2021-7-1 16:01
[解决] IC617和Calibre2015平台下SMIC 0.13um的工艺库后仿无法反提参数	wild-mountain 2021-11-28	62161	bxshcc 2024-1-30 17:33
[解决] 数字标准单元或者自主设计的标准单元LVS出现尺寸误差导致LVS无法通过	xxliang 2021-12-11	01081	xxliang 2021-12-11 10:32
[解决] Calibre不能进行仿真license的问题【已解决】	why222 2021-12-30	51774	why222 2022-3-31 02:01
[解决] 关于版图的一些小疑问（小白）	ZANK 2022-2-16	41527	ZANK 2022-2-16 16:36
[解决] IClayout模拟版图设计服务免费评估协调人力竭诚服务	layoutservice 2022-9-29	01487	layoutservice 2022-9-29 15:20

1 234 / 4 页下一页

Layout讨论区今日: 96 |主题: 11246|排名: 11

快速发帖

站长推荐 /2

Layout讨论区 今日: 96 |主题: 11246|排名: 11

快速发帖

站长推荐 /2

Layout讨论区今日: 96 |主题: 11246|排名: 11