在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (87) |订阅

IC验证讨论 今日: 5 |主题: 6542|排名: 27 

[原创] 有问题求助,vcs+verdi+uvm仿真出现如下错误 新人帖 time_hunter 2019-10-1 12393 luke_h 2021-7-9 15:25
[原创] bandgap stability and offset jutek13 2012-5-24 12435 karl.111 2012-5-24 10:01
[原创] dve打不开,请求大神指点 attach_img 江湖浮萍 2018-9-25 22442 我没逗你玩儿 2018-12-19 11:43
[原创] 将Primitive 转为Verilog描述 jianway 2013-2-25 12391 ralphtwtw 2017-4-6 11:55
[原创] HDMI北京授权测试中心 huayiliu 2011-5-17 12431 huayiliu 2011-5-18 21:20
[原创] 显示面板用source IC驱动力由哪些主要影响因素 新人帖 azhe11136 2019-5-7 12419 emerlai 2019-5-8 09:55
[原创] randomize失败 ltshan 2016-12-21 42428 lawa 2016-12-22 09:30
[原创] sv中如何打印X态,波形上看是X态,monitor采集用fwrite %h打印,输出文件里是0。 litterstrong 2013-11-1 22416 litterstrong 2013-11-1 10:23
[原创] 时钟jitter大是否频谱就宽? xyhdove 2018-1-24 32323 fig__tree 2019-4-1 18:16
[原创] apb_sequence 发激励,卡在了uvm_send中 新人帖 attach_img wxcun120 2020-10-31 52391 huanglc_IC 2023-11-16 16:13
[原创] 寄存器模型问题 attach_img ICSYS 2019-11-13 82315 寂寞的羔羊 2019-11-22 14:51
[原创] Specman Elite v5.0 with crack 唐龙 2012-3-18 12330 huatiantian 2016-11-26 13:17
[原创] 求NCverilog软件 Liz6868 2019-11-2 72323 lv6336 2020-9-13 14:52
[原创] 大家的uvm验证都用什么工具呀? zhangeth 2016-6-11 02291 zhangeth 2016-6-11 09:33
[原创] SV中如何调用数学函数? attach_img 长安客2014 2015-4-10 42328 长安客2014 2015-4-13 19:23
[原创] gvim怎么开启自动补全啊? gerry1812 2014-2-28 12373 rod_home 2014-4-7 08:50
[原创] UVM factory 机制的简单实现(有代码) attachment hbhbts 2014-8-26 22342 sunjianty 2015-2-14 20:50
[原创] verification env demo attachment cofd0nut 2020-8-8 82324 wxl_123 2021-8-19 15:35
[原创] 请教如何评估使用DPI的testbench chxibin 2011-4-1 22310 chxibin 2011-4-1 15:16
[原创] 问一下,大量调用DPI/VPI会影响仿真速度,那具体原因是什么呢。 年轻的韭菜 2020-12-6 42328 年轻的韭菜 2020-12-8 16:37
[原创] 【招聘】LSI上海研发中心诸多职业发展机会等着您! LSI_Tracey 2010-6-13 12312 wangjunweiair 2010-8-22 21:29
[原创] 请教super.build() atlandis 2015-7-30 62233 A1985 2015-8-2 11:53
[原创] 知道verilog 常使用的leda差错 bloodtea 2011-7-16 22225 625963851 2015-2-5 10:34
[原创] Virtual interface resolution cannot find a matching instance wide_road 2016-3-21 02245 wide_road 2016-3-21 18:01
[原创] irun 仿真结束时finish(1)和finish(2)具体指什么,有什么不同? litterstrong 2013-11-28 42246 litterstrong 2013-11-28 14:39
[原创] 关于register model的后门读写问题 xdhuch 2016-1-23 12242 xdhuch 2016-1-27 10:22
[原创] AWR_Design_Environment pt10 attachment jube2 2012-3-9 22226 blueseatears 2012-4-22 20:43
[原创] Systemverilog语法问题分析——BNF使用方法 新人帖 zhuyimang 2020-11-5 12250 saipolo 2020-11-6 09:48
[原创] IC 设计验证软件安装启动缺少库问题 attach_img kingyuan 2015-12-2 12227 georgejor 2015-12-4 17:27
[原创] transaction和sequence的优先级都设置,怎样的执行 似水如烟 2017-12-30 02232 似水如烟 2017-12-30 10:39
[原创] 车载MP3的系统设计 attachment linjun108 2010-6-20 12236 qingwatiaowu 2010-7-21 15:28
[原创] UVM 中对reg_model进行read操作不成功 qingfengwj10 2016-11-16 12209 qingfengwj10 2016-11-16 11:34
[原创] 有人用过“新润泰斯特“和”北京华峰“以及”Chroma”的测试机么? ly860130 2012-3-13 32221 otogyg 2012-8-16 11:41
[原创] New in ASIC Verification spauls 2010-6-11 32224 spauls 2010-7-22 16:35
[原创] 资料求助 Turbo_Jet 2011-9-6 12202 fenghu200132030 2011-9-6 08:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-14 17:51 , Processed in 0.021590 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块